TI中文支持网实验室利用6657与FPGA进行PCIE通信，DSP作为RC，FPGA作为EP。
DSP使用的是pdk中的PCIE_exampleProject，在配置EP端bar0基址前后读取0x21802000地址的结果如下：
可以看出EP端，bar0的基地址变为了我设置的0x70000000。
但是我进行以下数据读写操作时：
for (i=0; i<PCIE_BUFSIZE_APP; i++)
{*((volatile uint32_t *)pcieBase + i) = srcBuf[i];{getRegs.debug0 = &debug0;if (Pcie_readRegs (handle, pcie_LOCATION_LOCAL, &getRegs) != pcie_RET_OK){System_printf ("Read LTSSM state failed!\n");return;}ltssmState = debug0.ltssmState;System_printf ("Read LTSSM state : %d\n" , ltssmState);}System_printf("write the %d-th num, it's %08x\n", i, *((volatile uint32_t *)pcieBase + i));
}
得到的结果并不理想。正确的值应该是0x00—0x37，但是我的结果是下面这样的：
结果是一半一半的，一部分是对的，一部分是错误的。请问这个是因为什么原因？有人遇到类似的问题吗，是如何解决的？
user5024540：
楼主，你好，请问后来解决问题了吗？我目前也在调DSP和FPGA之间的PCIE，遇到了类似的问题
Ryan BL：
先在FPGA端抓包确认回应的数据格式是ok的，遇到过某些实用ip有bug的。
lee hench：
请问这个问题解决了吗？
Kevin Le82：
*((volatile uint32_t *)pcieBase + i) = srcBuf[i];
有测试过这条语句的时间吗？我使用过程中（gen1x2Lane时）测试时发现需要耗时1.6us，使用TSCL计算时间。
