TI中文支持网我想实现的是：Core0 在DDR3上面写一个数组，然后Core0将数据发送到SL2上，然后再发送个中断给Core1去处理这个数组
我用如下实现方式：
1Core0把这个数组从DDR3上搬移到SL2上，然后再发个IPC Notify触发Core1，Core1再从SL2这个位置把数组搬移到自己的L2SRAM上。
现在遇到的问题是：core0搬数据到SL2没有问题（甚至DDR3、SL2、L2等任何位置都没有问题），触发core1响应后，core1也能打印出正确的SL2的数据，但是core1用edma转移数据到自己的L2SRAM上就不行了！
这是打印出来的：
[C66xx.core0]:transfer 81920 Bytes from 0x85000000 to 0x c100000,
[C66xx.core1]:transfer 81920 Bytes from 0x c100000 to 0x 0,
我都是在核0做的初始化，核1什么都没有做，只有等待核0的中断信号，但是edma并没有将数据传过去，核1应该做哪些初始化？？？
问题困扰很久了，从global region换到shadow region，都没有解决问题，跪求各位大神指教！！！
user4683768：
你好，请问解决了吗？可以分享一下经验吗？
