C6678 核1 SL2 中 WriteBackCache无效

TI专家，你好，

多核间数据交互调试。

开了L1Dcache。每个SL2中的数据都留了64B，满足cache linesize要求。每个核访问相对应的内存空间，即多核不会同时访问同一个共享内存。

在核0中，完全正常。WritebackCache函数有效，可以写入预期的SL2的内存中。

但同样的操作在核1中，WritebackCache函数无效，数据还是停留在L1D cache里，并没有写入内存。

请问可能是哪里没配置好？

谢谢

Shine：

请问地址和大小都cache line对齐吗？

Shine：

回复 Peijun Zhu:

感谢分享！