关于6678与FPGA的SRIO通信问题

自己设计了两块板卡，原理一样，PCB有差别，均是6678与V5的FPGA进行1x的SRIO通信，第一块板卡用官方例程很快就调通了，但是第二块板卡一直卡在初始化部分，在等待port_ok信号，测量了DSP和FPGA的时钟，都没有问题，线路连接测量完也没有问题，希望官方专家能够给予指点，该如何排查故障，如何解决，谢谢！

user4152888：

程序停在了SRIO初始化函数中的

/*———wait all enabled ports OK————-*/
for(i=0; i<SRIO_MAX_PORT_NUM; i++)
{if(srio_cfg->blockEn.bLogic_Port_EN[i]){while(0==(gpSRIO_regs->RIO_SP[i].RIO_SP_ERR_STAT&CSL_SRIO_RIO_SP_ERR_STAT_PORT_OK_MASK));}
}

user4343600：

回复 user4152888:

您好，我也卡在这了，请问您解决了吗？

user5794469：

回复 user4343600:

您好，您这问题解决了吗？