TI中文支持网系统描述：
最近制作了5块板卡，板卡核心芯片为DSP： C6655（SPI-flash配置、PCIESSMODE0/1下拉）与FPGA（自带ROM） ： A3P100，外设包括RS-422、隔离RS-485，FPGA三路电源使用3个单独芯片提供，上电直接启动，电压稳定，电流 纹波在容限内，FPGA最大功耗不超过2.455W(系统供电5V)。DSP电源与外设3.3V电源由4644提供，4644电压输出的RUN管脚由FPGA 控制，上电时序按照1.0V、1.8V、1.5V、3.3顺序，DSP加载与三种复位严格按照datasheet与官方提供的6678的原理图。
现象描述：
板卡刚贴完后，第一次上电，FPGA与DSP无程序，上电电流6~8mA， FPGA下完程序后，电流最大50mA，DSP下完程序后电流开始跳动，区间为400~600mA。此过程中，fpga控制的LED灯常亮、DSP控制的LED灯闪烁频率一致，均正常工作，程序没有跑飞。
目前所进行的检查：
1）FPGA对DSP上电时序、复位进行控制，使用示波器触发查看，没有问题；DSP的boot模式检查，没有问题，时钟测试，没有问题。
2）C6655手册中描述：CORE电压1.0V未好之前，时钟输入端口要高阻？我将晶振的3.3V电源放在1.0V后启动；电流仍然跳动。
3）测试DSP电源发现由于FPGA先启动，DSP的1.8V与1.5V电压在4644输出电压之前就存在0.5V左右的电压，感觉是总线上的漏电压，拆除DSP1.8V电压主干线上的滤波磁珠之后，发现之前就存在0.5V左右的电压消失（不知道会不会对系统有影响）；电流仍然跳动。
4）吧DSP程序擦除；电流仍然跳动。
5）吧DSP配置为nor boot；电流仍然跳动。
6）DSP的vcntl由原本的4.7K电阻上拉至1.8V，改为NC悬空；电流仍然跳动。
7）吧DSP时钟供电电压关掉；电流仍然跳动。
8）关断FPGA电源，单独使DSP上电运行P；电流仍然跳动。
9）关断DSP的1.0V电压，使用外部台式电源单独通过1.0V电压；5.0V与1.0V电源轨电流都不跳动。
10）关断DSP的1.8V电压，使用外部台式电源单独通过1.8V电压；5.0V电源轨电流跳动。
11）关断DSP的1.5V电压，使用外部台式电源单独通过1.5V电压；1.5V电源轨电流跳动。
12）还原板卡，使用FPGA关断DSP的1.5V电压，电流不跳动。
问题描述：
1）DSP与FPGA系统，FPGA先启动是否的确存在总线上的漏电压？应该如何解决呢？
2）C6655型号的DSP不使用DDR能否不提供1.5V电源轨呢？
3）DSP的SmartReflex功能对应的VCNTL[2:0引脚能否悬空不用？
第一次在TI论坛提问，望请各位前辈请指教，谢谢。
Shine：
1. 这个感觉是FPGA或者电源那边的问题。
2. DSP不使用DDR还是要提供1.5V电源轨的。
3. 请问您用的电源芯片支持smartreflex功能吗？DSP要求1.0v的电压不能固定。 请参考下面的硬件设计文档。
www.ti.com/…/sprabi2d.pdf
wang wang8：
回复 Shine:
Shine你好，非常感谢你的回答。
目前的硬件设计没有考虑DSP芯片的smartreflex功能，DSP要求的1.0v电压由4644固定输出，板卡设计暂时无法改动。
DSP的DDR控制器应该是独立的吧，没有使用DRR，也没有提供DDR时钟，如果不提供DSP DDR1.5V电源轨会对造成dsp芯片造成那些影响呢，目前我在关掉1.5V电源后进行了相关实验，DSP工作还是比较稳定
Shine：
回复 wang wang8:
每个芯片实际的工作电压可能根据芯片本身的参数而又差异，如果都用固定电压，可能每个芯片的性能效果会不一样。所以从功耗，芯片稳定性及寿命角度来讲，建议采用smartreflex。
DDR如果不用的话，从稳定性看，1.5v和时钟都还是要提供的，这也是硬件设计手册上要求的6.8.4 Unused DDR3 Pin Requirement。
wang wang8：
回复 Shine:
好的，明白了，十分感谢你的回复，对我很有帮助。
