TI中文支持网我在配置C6678的 DDR3的PLL
依据 SPRUGV2I 文档中 3.5节
以下是3.5节摘抄
1. In DDR3PLLCTL1, write ENSAT = 1 (for optimal PLL operation)
2. In DDR3PLLCTL0, write BYPASS = 1 (set the PLL in Bypass)
3. Program PLLM and PLLD in the DDR3PLLCTL0 register
我只知道 DDR3PLLCTL1 是个 chip-level registers ，请问哪里可以看到 这个寄存器的详细信息。
说明：
查了许多资料找不到相关信息，只有 pdk中cslr_bootcfg.h 有一点描述
找了下论坛，发现我的问题和以下链接问题高度类似
https://e2echina.ti.com/question_answer/dsp_arm/c6000_multicore/f/53/t/73146
https://e2echina.ti.com/question_answer/dsp_arm/c6000_multicore/f/53/p/46351/384155
可惜这两个 问题的 已经失效。
Barbara Smith：
回复 Shine:
谢谢
