TI中文支持网6678与FPGA使用SRIO通信，FPGA写数据到DSP的DDR3内存上，
问题：
FPGA在DSP的DDR3地址为0x80010000上写完一段数据后发送doorbell通知DSP处理，DSP使用memcpy将这一段数据拷贝到DDR3另外的空间地址0x90000000
上，结果发现拷贝的数据就不对， 必须在地址0x80010000上使用CACHE_invL1d()函数才能拷贝正确，这个现象不知道是什么情况，怎么解决？因为不想
用 CACHE_invL1d()函数，也看到别人这样做就不需要使用CACHE_invL1d()函数，是我的配置有问题么？请各位高手指导！
没有用CACHE对这段DDR3空间使能！
Nancy Wang：
程序里有其他地方访问该段的地址吗？
Nancy Wang：
DDR没有使能cache的话应该不会出现您说的情况。能否再次检查一下MAR128 到 MAR255的配置(Register 0184 8200h to0184 83FCh).
user4683768：
你好，请问你解决了吗？我遇到了同样的问题，可以请教一下吗？
