TI中文支持网jie xu1：
晕，怎么又发不出来呢。必须用兼容模式
在SATA_REFCLK文档中使用的是LVDS的电平标准，常用LVDS标准为2.5和3.3V，但是在recommended operating
conditions 中clock input voltage 是250~2000mV，是不是之前LVDS表示的仅是使用低压差分信号，没有相应的电平标准，那用1.8V CML是不是可以的，但我看有的设计好像也有直接拿3.3V lvds的
Eason Wang：
回复 jie xu1:
建议按照参考设计进行设计
