【紧急求助】omapl138 GPIO拉低配置问题

    在自研开发板OMAPL138平台DSP侧配置GPIO8[11]为输出管脚, 设置CLR_DATA寄存器第11位为1后, GPIO8相关寄存器被异常改写，设置CLR_DATA前后相关值描述如下:

设置CLR_DATA前：

设置CLR_DATA后：

配置SET_DATA未出现该问题，请教各位TI专家这是什么原因呢，如何解决GPIO输出低电平的问题。

Shine：

请问代码是怎么写的？

Yizhao Cheng：

回复 Shine:

CSL_SETBIT(G_gpioRegs->BANK[GP8].CLR_DATA, CSL_GPIO_DIR_DIR11_MASK);

直接用的cslr库操作，该问题在ccs5.5调试环境上出现的，直接操作调试界面的registers也一样出现问题。

Shine：

回复 Yizhao Cheng:

用cslr操作的话，参考一下quickStartOMAPL1x_rCSL\quickStartOMAPL1x_rCSL\OMAPL1x\rCSL_examples\evmOMAPL137\DSP_examples\gpio\GPIO_multi_led_interrupt_dspL137\src的例程。

Shine：

回复 Shine:

或者直接用C写看能否拉低。

*((volatile unsigned int *)0x01E260BC)  = 0x800;