AM437X DDR3采用T型结构时，地址线、命令线走线公差是多少？

  AM437X数据手册上仅介绍了DDR3采用fly-by拓扑结构时走线的公差控制。当采用T型结构时，地址线、命令线走线公差是多少？

Nancy Wang：

参考这个帖子看一下是否有帮助：
e2e.ti.com/…/684374

user5856610：

回复 Nancy Wang:

链接中没有说明具体的走线约束,在采用T型结构时按照手册上推荐的只采用A1和A2，AS的走线长度和公差进行约束，这样是否可以？

Nancy Wang：

回复 user5856610:

需要满足A1 A2的要求，特别是A1+A2 skew要满足在25mils以内。同时要保持trace lengths尽量短。可以参考链接里evm的设计。