DDR3 的 layout 问题

2011-11-09 分类：达芬奇(Davinci™) 阅读(171)

DDR3中的address信号的传输是参照clk信号采样的，所以address信号线要和clk信号做长度匹配；而data是参照DQS信号采样，所以data信号线要和DQS信号线做长度匹配；但address信号线和data信号线之间是否有什么匹配关系？线长是否需要满足什么规则？

address和data是分开约束的，没有直接的联系，这个看看TI的8168的开发建议就知道了