DM368如何与输出为148.5MHZ YCbCr信号连接

2012-04-26 分类：达芬奇(Davinci™) 阅读(224)

Full HD-SDI解串芯片的并行数据的PCLK时钟频率为148.5MHZ，而DM368的视频数据输入口的PCLK最大接收频率为120MHZ。请问DM368如何与此信号连接，有什么方法可以输入信号进行downsample转换？

回复 VampireDaVinci:

为了利用量产的DM368方案，如果增加FPGA，成本大概会增加多少，会不会比使用DM6467更高？