TI中文支持网我板子的结构是：一半是8148的DSP部分，一半是FPGA部分。两部分分开调试，即调DSP的时候、FPGA不上任何电源，反之亦然。两部分通过GPMC交换数据和命令以及一些GPIO交互。
请教的问题是：当调试FPGA时(DSP部分不上电)，由于两个部分有GPMC和GPIO的存在，当FPGA与DSP相连的引脚有输出电平时，会不会导致DSP的GPMC、GPIO部分烧坏？有一些信号是通过上拉连接到DSP的，FPGA上电后，这部分上拉有效，同样会在DSP的IO口施加电压，同样是否会烧坏DSP的IO口？
关于DSP的IO结构在哪个手册中有介绍？
其实就是一句话：DSP在不上电的情况下，其IO的阻抗有多少？
Louis：
这种情况，我建议你详细看一下datasheet，对DM8148你用到的引脚的上电状态（IPU/IPD），以及电气特性都有讲到。
如：
