TI中文支持网DSP型号：DM642，
遇到的问题：想利用VP口进行DSP与FPGA的通信，从FPGA传入DSP内的数据是不是要满足视频格式，如果我用bt656的格式进行传输，FPGA传过来的数据是不是要打包成帧格式，具体的程序该如何配置？DSP部分是不是只用保持原来与视频解码芯片相连的程序就行，这部分程序仅参考TI给的TMS320C64x DSP
Video Port/VCXO Interpolated Control (VIC) Port Reference Guide最后的例程可以吗？还有那些需要注意的地方？求解答！
Chris Meng：
你好，
FPGA要输出BT656的格式，这是标准格式，具体信息网上应该可以找到的。
DM642的代码去掉对AD芯片配置部分，其他应该是可以参考不变的。
wengqing hu：
回复 Chris Meng:
谢谢您的解答，FPGA传入数据部分已经解决了，能够利用VP口从FPGA传入DM642最后存在SDRAM里面，但是从DM642传出数据出了问题，我还是单向从SDRAM里面把数据经DM642传到FPGA，DM642的程序还是参考VIC datasheet上的例程，不知道从FPGA给到DM642的时钟应该为多少，它与DM642传出的时钟有什么关系，我把FPGA给DM642的时钟设置为24MHZ，SDRAM里面循环存放00——FF，后直接用FPGA的内部逻辑分析仪看VP口传出数据，发现00到10的数据全部传错都为10，F0以后的数据均变为两个，10到F0的数据基本上都是对的，中间有个别错误，像41错为01，C1错为81等，EAV和SAV也都是对的，空白部分的8010也是对的，不知道是什么原因，求解答。顺便说一下，上次因为没收到邮件，我一直以为问题没得到解答，所以现在才看到。
wengqing hu：
回复 Chris Meng:
谢谢您的解答，FPGA传入数据部分已经解决了，能够利用VP口从FPGA传入DM642最后存在SDRAM里面，但是从DM642传出数据出了问题，我还是单向从SDRAM里面把数据经DM642传到FPGA，DM642的程序还是参考VIC datasheet上的例程，不知道从FPGA给到DM642的时钟应该为多少，它与DM642传出的时钟有什么关系，我把FPGA给DM642的时钟设置为24MHZ，SDRAM里面循环存放00——FF，后直接用FPGA的内部逻辑分析仪看VP口传出数据，发现00到10的数据全部传错都为10，F0以后的数据均变为两个，10到F0的数据基本上都是对的，中间有个别错误，像41错为01，C1错为81等，EAV和SAV也都是对的，空白部分的8010也是对的，不知道是什么原因，求解答。顺便说一下，上次因为没收到邮件，我一直以为问题没得到解答，所以现在才看到。
Chris Meng：
回复 wengqing hu:
你好，
你仍然是用DM642的VP口输出数据和FPGA? 由于VP口是同步口，比较麻烦，如果数据量不大建议使用SPI等串行接口。
wengqing hu：
回复 Chris Meng:
你好，
是的，我还是用DM642的VP口输出数据给FPGA，能得到部分数据，且能保证正确，但还有一部分就不对，由于我们对速度和数据量有要求，所以可能只能用VP口，能不能介绍一下该如何配置，或者分析一下上一个问题的原因，谢谢！
wengqing hu：
回复 Chris Meng:
FPGA向DM642的Vp口输入数据，我们已经做了，得到了比较好的结果，传出数据比传入数据复杂吗？主要的配置难点是在DSP部分还是在FPGA部分？
wengqing hu：
回复 Chris Meng:
你好，
请问你们公司有没有技术支持的联系方式？我想当面谈谈可能更好解决问题，之前我们打过官网上给的800开头的号，这个号只能用固定电话打，所以我们的手机联系不上。问题亟待解决，谢谢！
