DM385 24bit RGB外同步采集时序

Dear all：

                目前采用DM385芯片做外同步采集，时钟,HS,VS,DE,信号的频率都对，信号质量也正常，却产生over flow这个问题，目前想要了解该接口的时序图，请问题谁有？谢谢！

Eason Wang：

Hi ,

如我前面帖子回复中所说，时序图就是DM385手册里面的那个timing。

请问那张图有什么地方不清楚的？

jt huang：

回复 Eason Wang:

Hi， 时序已经找到，已经通过示波器测量波形正常，另外我采用tvp7002芯片输出24bit，RGB给dm385的采集口，时钟中间通过电平转换芯片，sn74avc16t245-q1，这个是否会有影响？谢谢！

jt huang：

回复 Eason Wang:

Hi,

   1、  时序图VIN[X]A_CLK里面有clk-fld，实际上采集时候只用到clk，de，vs，hs，没有用到fld引脚，用原来的采集bsp包是否存有影响呢？   2、   时序图里面th(CLK-D）input hold time, data valid from VIN[x]A_CLK high/low  -0.5ns，这个实际反映DE信号和CLK信号的走线关系是什么呢？dm8168的是0ns时候解释是数据线要比时钟线长。

Thanks

Eason Wang：

回复 jt huang:

1.  你没有用到隔行，FID不必考虑。

2. 这个还是要通过实测来看时序是否满足的。  我记得你之前好像已经reverse过tvp7002的输出时钟了？

推荐的接法还是用YUV422 Embedded Sync 

jt huang：

回复 Eason Wang:

目前测试的时钟下降沿和同DE信号的上升沿是交叉的，这波形能说明两者的时序关系吗？