TI中文支持网-
您好：
我想使用TVP7002芯片作为高清视频的输入芯片，与8127配合使用。我现在的软件环境用的是ipnc 3.8 demo为capture+display，
7002的输入为ypbpr，输出为RGB888，部分寄存器配置为
VPS_TVP7002_REG_HPLL_DIVIDER_MSB=0x67
VPS_TVP7002_REG_HPLL_DIVIDER_LSB=0x20
VPS_TVP7002_REG_HPLL_CTRL=0xa0
VPS_TVP7002_REG_HPLL_PHASE_SELECT=0xb0
VPS_TVP7002_REG_CLAMP_START=0x32
VPS_TVP7002_REG_CLAMP_WIDTH=0x20
VPS_TVP7002_REG_HSYNC_OUT_WIDTH=0x20
VPS_TVP7002_REG_SYNC_CTRL1=0x5b
VPS_TVP7002_REG_HPLL_PRE_COAST=0x01
VPS_TVP7002_REG_HPLL_POST_COAST=0x00
VPS_TVP7002_REG_MISC_CTRL3=0x00
VPS_TVP7002_REG_IN_MUX_SELECT1=0x00
VPS_TVP7002_REG_IN_MUX_SELECT2=0x6a
VPS_TVP7002_REG_HSOUT_OUT_START=0x08
VPS_TVP7002_REG_MISC_CTRL4=0x00
VPS_TVP7002_REG_ADC_SETUP=0x50
VPS_TVP7002_REG_ALC_PLACEMENT=0x5a
VPS_TVP7002_REG_AVID_START_PIXEL_LSB=0x35
VPS_TVP7002_REG_AVID_START_PIXEL_MSB=0x01
VPS_TVP7002_REG_AVID_STOP_PIXEL_LSB=0x35
VPS_TVP7002_REG_AVID_STOP_PIXEL_MSB=0x06
VPS_TVP7002_REG_VBLK_FLD0_START_OFFSET=0x05
VPS_TVP7002_REG_VBLK_FLD1_START_OFFSET=0x00
VPS_TVP7002_REG_VBLK_FLD0_DURATION=0x1e
VPS_TVP7002_REG_VBLK_FLD1_DURATION=0x00
VPS_TVP7002_REG_FBIT_FLD0_START_OFFSET=0x00
VPS_TVP7002_REG_FBIT_FLD1_START_OFFSET=0x00
目前的现象为8127有静止图像输出，图像不完全正确，如下图：
原图
静止图
因为考虑可能是7002寄存器配置的问题，因此将ypbpr输入接口变为vga接口，寄存器配置完全参考8637.tvp7002_THS8200_VGA_YPbPr_settings中的 TVP7002: 5-wire VGA input, 30-bit RGB 4:4:4 DS output进行的设置，
能够测到数据，时钟，同步但是8127没有图像输出，不知道问题在哪？是寄存器配置的不对吗？
Chris Meng：
AE,
TVP7002输出RGB，调整TVP7002的Blue Fine Offset MSBs, Green Fine Offset MSBs, Red Fine Offset MSBs寄存器是否对输出有改善？
AE：
回复 Chris Meng:
Chris Meng：
在vga–>7002–>rgb–>8127,调整TVP7002的Blue Fine Offset MSBs, Green Fine Offset MSBs, Red Fine Offset MSBs寄存器，从默认值0x80改为0x0，图像颜色变深。
在ypbpr–>7002–>rgb–>8127调整TVP7002的Blue Fine Offset MSBs, Green Fine Offset MSBs, Red Fine Offset MSBs寄存器，从默认值0x80改为0x0，图像颜色变为绿色。
可是无论哪种方式我能输出的都是静止图像。
Chris Meng：
回复 AE:
AE，
DM8168侧配置的采集分辨率是否正确？
我之前提到的修改pclk极性，VD/HD极性是否有尝试过？
AE：
回复 Chris Meng:
Chris Meng，
8127端ypbpr作为7002的输入时分辨率设的是720p，vga输入时设的是wxga_60
VD/HD极性从默认的低改为高后结果还是一样的。
user1369122：
回复 AE:
这里有两个问题， 一是在YPbPr情况下你观察到图像的偏移。这个地方提到静止图像的输出，这个图像静止是个问题吗？
二是，VGA情况下没有图像，请问这个有测过时钟和同步管脚能确认7002给过来的数据OK吗。 能确认OK的话再去看采集端的配置
AE：
回复 user1369122:
感谢您的回复
1.静止图像当然是问题，因为我要的是视频输出，目前CaptureLink_drvProcessData时，frameList.numFrames=0x0，采集不到视频数据
2.vga现在有输出了，可是结果和Ypbpr输入时一样仅有静止图像。
Chris Meng：
回复 AE:
AE，
能否确认一下输入给DM8168 VIP的信号是否良好？
我在e2e上看到一个类似的问题，是由于信号的问题：https://e2e.ti.com/support/dsp/davinci_digital_media_processors/f/717/t/329227。
