TI中文支持网请问tms320vc33的jtag口的信号（trst、 tms、emu0、 emu1、 tck）满足什么时序关系才能进入仿真模式？
emu0、 emu1的作用是什么呢？
谢谢！！！
Chris Meng：
Wu Pan,
标准的JTAG啊，要使用JTAG工具的。
https://e2e.ti.com/support/development_tools/code_composer_studio/f/81/p/112582/443368#443368
Shine：
请参考下面的JTAG文档。
http://www.ti.com/lit/ug/spdu079a/spdu079a.pdf
pan wu：
回复 Shine:
您好!这个文档只是描述了连接结构,没有描述信号之间的逻辑关系.是不是trst信号拉高以后,tms被tck上升沿采到低电平,就进入仿真模式?
麻烦您答复一下,谢谢了!
Shine：
回复 pan wu:
在TRST拉低后，EMU0, EMU1高电平表示进入仿真模式。
pan wu：
回复 Shine:
TRST应该是拉高吧？TRST低电平是复位有效。进入仿真模式跟TMS信号没有关系吗？
因为我们的设计在很早以前，TRST信号没有外接下拉电阻，现在想了解一下，没有连接仿真器，正常工作时，TRST受到干扰能不能进入仿真模式。
从我们的实验看，在电路正常工作时，在TRST加3v的电平，DSP工作仍正常。
由于在tms320vc33手册上查不到进入仿真模式的信号时序关系，我们从IEEE1149.1了解到，当TRST低电平或者TMS维持5个周期低电平时，TAP进入测试复位状态。在该状态下，TMS被tck上升沿采到低电平就进入测试模式。
不知道tms320vc33是否进入仿真模式的时序与以上描述一致，希望您能帮忙确认一下，很着急！
谢谢！！！
pan wu：
因为我们的设计在很早以前，TRST信号没有外接下拉电阻，现在想了解一下，在没有连接仿真器，正常工作时，只是TRST信号受到干扰tms320vc33能否进入仿真模式？
个人理解，在没有连接仿真器时，tms320vc33要进入仿真模式，应该和EMU0、EMU1没有关系，只和TRST、TMS有关？不知理解对不对？
从我们的实验看，在电路正常工作时，在TRST加3v的电平，DSP工作仍正常。
由于在tms320vc33手册上查不到进入仿真模式的信号时序关系，我们从IEEE1149.1了解到，当TRST低电平或者TMS维持5个周期低电平时，TAP进入测试复位状态。在该状态下，测试电路不能工作。在该状态下，当TMS被tck上升沿采到低电平才会进入测试模式。
不知道tms320vc33进入仿真模式的时序是否与以上IEEE1149.1的描述一致？希望您能帮忙确认一下，很着急！
如果不一致，tms320vc33要进入仿真模式时的TRST、TMS、EMU0、EMU1时序关系是什么？
您辛苦了！！！ 谢谢！！！
Shine：
回复 pan wu:
Emulator 0 pin. When TRST is driven low, EMU0 must be high for activation of the OFF condition. When TRST is driven high, EMU0 is used as an interrupt to or from the emulator system and is defined as I/O by way of the IEEE standard 1149.1 scan system.
Shine：
回复 Shine:
TRST受到干扰会影响仿真，VC33 TRST没有内部下拉电阻，建议要下拉。
pan wu：
回复 Shine:
手册 “Use 1–50K pulldown for TRST. Do not use pullup resistors on TRST: it has an internal pulldown device. In a low-noise environment, TRST canbe left floating. In a high-noise environment, an additional pulldown resistormay be needed. (The size of this resistor should be based on electricalcurrent considerations.)” 应该是有内部下拉的呀？
pan wu：
回复 Shine:
手册上EMU0和EMU1只是仿真器的输入呀？
