TI中文支持网我們現在遇到一個技術上的問題, 需要C55x的技術支援,問題如下:
我們使用TMS320VC5502(300MHz)的EMIF介面連接網路晶片(AX88796BLF)，目前規劃EMIF在PLL部份為75MHz的速度，資料寬度是16Bit，
但在讀寫網路的速度卻只有1~1.5 µs的速度，我們預期原本的速度應該是0.1 µs以下這個速度太慢了!!
所以想請問一下，是否要做什麼設定可以讓1~1.5 µs的速度提升到0.1 µs的方式?
下列是我們對PLL 及EMIF的初值設定:
//Pre-initialized configruation structure for EMIF */
EMIF_Config EmifCfg= {
0x277c, /*GBLCTL1 – EMIF Global Control Register 1 */
0x0009, /*GBLCTL2 – EMIF Global Control Register 2 */
0xff13, /*CE1CTL1 – CE1 Space Control Register 1 */
0xffff, /*CE1CTL2 – CE1 Space Control Register 2 */
0xff13, /*CE0CTL1 – CE0 Space Control Register 1 */
0xffff, /*CE0CTL2 – CE0 Space Control Register 2 */
0xff23, /*CE2CTL1 – CE2 Space Control Register 1 */
0xffff, /*CE2CTL2 – CE2 Space Control Register 2 */
0xff23, /*CE3CTL1 – CE3 Space Control Register 1 */
0xffff, /*CE3CTL2 – CE3 Space Control Register 2 */
0xf000, /*SDCTL1 – SDRAM Control Register 1 */
0x4648, /*SDCTL2 – SDRAM Control Register 2 */
0x1001, /*SDTIM1(SDRFR1)- SDRAM Refresh Control Register 1 */
0x0000, /*SDTIM2(SDRFR2)- SDRAM Refresh Control Register 2 */
0x5f3f, /*SDEXT1 – SDRAM Extension Register 1 */
0x0017, /*SDEXT2 – SDRAM Extension Register 2 */
0x0002, /*CE1SEC1 – CE1 Space Secondary Control Register 1 */
0x0002, /*CE0SEC1 – CE0 Space Secondary Control Register 1 */
0x0002, /*CE2SEC1 – CE2 Space Secondary Control Register 1 */
0x0002, /*CE3SEC1 – CE3 Space Secondary Control Register 1 */
0x0000 /* CESCR – CE Space Size Control Register */ };
……………..
//Pre-initialized configuration structure for PLL
PLL_Config PllCfg = {
PLL_PLLCSR_RMK(
PLL_PLLCSR_PLLRST_RESET_ASSERTED,
PLL_PLLCSR_OSCPWRDN_OSC_ON,
PLL_PLLCSR_PLLPWRDN_PLL_ON,
PLL_PLLCSR_PLLEN_DEFAULT ),
0xf, /* PLLM */
0x8000, /* PLLDIV0 — 300Mhz */
0x8000, /* PLLDIV1 */
0x8001, /* PLLDIV2 — 150Mhz*/
0x8003, /* PLLDIV3 — EMIF 75Mhz */
PLL_OSCDIV1_RMK( PLL_OSCDIV1_OD1EN_DISABLED, PLL_OSCDIV1_OSCDIV1_OF(0) ),
Shine：
试试打开I-cache和DMA。可以参考下面的应用报告。http://www.ti.com/lit/an/spra924a/spra924a.pdf
