TI中文支持网大家好，目前在工作中，遇到一个问题，想请教一下大家。
1.背景
我参与的是基于DLP9500的激光直接成像(LDI)设备研发，运动机构在一定区域运动，运动的过程中，我们发送图形数据至DLP9500上，在激光照射的作用下，将图像显示在基板上，运动机构不停向前，最终将整个图形数据完全显示在基板上。在使用过程中，每次运动机构开始运动前，先发送一帧(2048×1080)的全1的数据至DMD，Global Reset,然后运动机构向前运动，我们不断地向DMD上发送图形数据(未用到全部的DMD row,只用到了DMD中间的大概700行左右，上下各有150行左右未用到)，Global Reset,发送数据，Global Reset…。
2.问题
在实际操作过程中，观察到，并非每次显示在基板上的图形都是正确的，会有偶发性的图形错误，在错误的时候，会出现正确图形和all black图形同时出现在同一区域的情况(现象可参照附件 标尺36-40区域)。理论上来说，就算错，也应该只有一种图形出现，不可能做到两种图形同时出现的情况啊。
希望能得到大家的解答，谢谢大家！
Jeremy Wu：
1. 出现这种错误是在量产阶段还是开发阶段？
2. 如果有ddr3 memory,要测试控制逻辑 timing
3. Apps和dlpc410的电源长时间的输出稳定性
4.应用fpga的控制时序。
Dlp9500分辨率是1920×1080
Tony Tse：
回复 Jeremy Wu:
Jeremy,你好，感谢你的回答。
1. 这种错误是在开发阶段，此种机型是第一款基于DLP9500的设备，以前的设备都是基于DLP7000的。
2. DDR memory也应用于其他机型，此部分逻辑都是一致的，控制逻辑也是验证过的。
3.APPS和DLPC410的电源也测量过，稳定性也比较好，且板内电源部分均采用TI的电源模块，就是为了获得高质量的电源特性。
4.DLP9500的分辨率是1920X1080没错，不过DLP每行的前64bit和后64bit是不可见的，为了操作方便，我们在发送的时候，在真实的数据前补64bit,在真实数据后，再补64bit，组成一个2048bit的数据，然后再发送出去。
Jeremy Wu：
回复 Tony Tse:
如果是开发阶段，可以对比TI的控制逻辑：
http://www.ti.com/lit/zip/dlpc103
DLP(R) Discovery 4100 Applications FPGA Pattern Generator Source Code
