TI中文支持网使用HDK的板载SDRAM，使用HALGEN生成代码，发现在80MHZ的CLK下数据出错，53.3MHZ没有问题，SDRAM是支持133MHZ的，查阅资料发现3137的EMIF的CLK最高时15ns，也就是66.67MHZ，像这种是HALGEN设计的不够细致（EMIF的CLK可以设置到80MHZ），确实3137只能到53.3MHZ，还是我在使用SDRAM中有问题
还有就是3137中ref中说ADC采样用RTI的compare0中断做触发时，即使不做中断处理，只要设置了中断使能，中断就能触发ADC采样，但是实际情况是，假如不对compare0的中断标志清零，就不能再次触发ADC采样，不得已改用HET作为触发源，HET还是比较好用的。不知道是不是我又用错了，还是理解错了
Jason ZHANG (MCU FAE)：
您好！对于EMIF接口，受到系统时钟频率的限制，EMIF_CLK最高的频率无法达到80MHz，根据文档的数据，可以达到约66MHz，我们建议您将频率设置为50MHz左右，这样会比较稳定。需要注意的是，HALCoGen是一个图形化配置工具，其中填写的数据是要符合芯片指标要求的，这需要设计者根据文档去核实后再填写，而不能依靠HALCoGen去检测是否是合理的数据。
当不对compare0的中断标志清零时，中断就无法再次被响应，这时没办法去触发ADC的采样也就说的通了。将compare0的中断标志清零不一定必须在RTI的中断服务函数中去完成，也可以在例如ADC的中断服务函数中去完成，可以根据实际需要去灵活安排。
谢谢！
