RM48Lx30 芯片的parity error的处理问题。

RM48Lx30相关手册中关于“parity protection for peripheral RAMs”中，如果检测到RAM有parity error，我们的CPU怎么处理读取到的错误数据？是丢弃掉重新读取？还是仍然使用？

Susan Yang：

. If any word fails the parity check, the module generates a parity error signal that is mapped to the Error Signaling Module. The module also captures the peripheral RAM address that caused the parity error.

Table 4-36. Reset/Abort/Error Sources (continued)

http://www.ti.com/lit/ug/spnu503c/spnu503c.pdf 

12.1.2 Block Diagram

Group1 errors have a configurable interrupt response and configurable ERROR pin behavior. Note that the ESM Status Register 1 (ESMSR1) for error group1 gets updated, regardless of whether an ESM interrupt for that Group1 channel is enabled or not.

参考15.8.4 Fall-Back Address Parity Error Register (FBPARERR)This register provides a fall-back address to the VIM if a parity error has occurred in the Interrupt Vector Table.所以流程是这样的VIM奇偶校验错误->设置了esm group1通道15状态（启用时）->执行vim奇偶校验处理程序。在E2E上有一些类似的帖子，您也可以参考一下https://e2e.ti.com/support/microcontrollers/hercules/f/312/t/150950?VIM-RAM-parity-error-detection-doesn-t-generate-ESM-interrupt-but-goes-into-prefetchEntry

https://e2e.ti.com/support/microcontrollers/hercules/f/312/t/804170?tisearch=e2e-sitesearch&keymatch=VIM%2520RAM%2520parity%2520error

,

user4724084：

Hello Susan, 你所说的这个流程我清楚了，那么我在处理程序中应该怎么处理parity error？TI有没有建议的处理方式？ 另外，这个CPU的ECC故障ESM Group 3 channel 7 ： Flash Uncorrectable error 有没有建议的处理方式？ 谢谢。

,

Susan Yang：

1.在对外围RAM的任何读取访问中，将检查数据的奇偶校验。如果检测到奇偶校验错误，则错误和状态寄存器中的奇偶校验错误位将被置1。如果允许错误中断，也会产生一个中断。CPU读取与奇偶校验错误无关的数据，并且不进行数据校正。您的应用程序必须检查奇偶校验或奇偶校验错误中断，以确保读取的数据有效。

2.可以检测到2位ECC错误，但无法更正。FEDACSTATUS包含错误的类型。错误地址存储在FUNC_ERR_ADD寄存器中，并且该寄存器不随复位信号而更改。如果错误是由ECC故障测试引起的，则应用程序需要清除ESM状态寄存器，因为ECC诊断测试预期会出现此错误。