使用XT1CLK时DCO的频率准确性

如题所示，有32.768的外部晶振，配合FLL乘数产生DCO时钟，频率准确性怎样，是否有也随温度和电压漂移？

Shi JianHua：

都会有，但是有锁相环应该不会误差很大，我没有测试过

Ling Zhu2：

关于DCO和FLL

FLL全称锁频环倍频环路，核心部件为一个数控振荡器DCO和一个频率积分器（实际上是一个加减计数器）。如下图： 整个环路构成积分式负反馈。从控制理论角度分析，积分环节相当于无限直流增益，整个控制环路属于无静差系统。负反馈的最终结果是

fDCOCLK = 2^FLLD × (FLLN + 1) × (fFLLREFCLK ÷ n)，从而实现了倍频。

假设n=1, FLLD=0; 那么， fDCOCLK = (FLLN + 1) × fFLLREFCLK；

这种方法纯粹用数字实现，和一般CPU内的PLL（锁相环）倍频电路相比，功耗低得多。但是这种倍频方法存在一个缺点：虽然在宏观上fDCOCLK = (FLLN + 1) × fFLLREFCLK， 但在微观上看，频率是在微小的范围内不断变化的。调整间隔时间约为数十微秒（1/fFLLREFCLK），而且稳定需要一定的时间，因此对于时钟瞬时稳定度要求很高的场合，仍应该使用高频晶振。

不过，这种频率的轻微“抖动”，在某些场合是有利的。例如对于通过电磁兼容测试是有帮助的。因为时钟的能量谱由一个尖峰扩散到附近一个区域内。在总面积（能量）不变的情况下，主峰矮了许多。这对通过EMI测试是非常有利的。这种时钟源被称为“扩谱时钟”。

glider：

回复 Ling Zhu2:

谢谢，微观上的频率变化对我的应用影响不大，我用dco来做系统时钟，我主要考虑系统运行速度的稳定性

比如串口要求波特率误差不超1%，也就是不同电压和温度下，系统时钟的误差能否在这个之内？

msp430f5438a的规格书中dco频率特性表格有：

df DCO/dT = 0.1 %/°CdfDCO/dVCC 1.9 %/V

这是针对不使用外部晶振和FLL的情况吗？