TI中文支持网eCAP模块捕获上升沿和下降沿的机理是什么？
内部怎么判断是上升沿和下降沿，是根据高、低电平还是根据电平差？如果是高、低电平，高、低电平的区间分别是什么？
mangui zhang：追其机理肯定是此管脚上送入的信号内部有较高频率进行采集判断是上升沿还是下降沿做过verilog编程的比较容易理解
就是去判断上下沿或下降沿的也就是采集到000011111就是上升沿1111000就是下降沿
eCAP模块捕获上升沿和下降沿的机理是什么？
内部怎么判断是上升沿和下降沿，是根据高、低电平还是根据电平差？如果是高、低电平，高、低电平的区间分别是什么？
Seven Han：e2echina.ti.com/…/287208
您可以先调试TI的例程，如下路径：
:\ti\controlSUITE\device_support\f2833x\v142\DSP2833x_examples_ccsv5\ecap_capture_pwm
