TI中文支持网手册介绍：XT1为32.768kHz时，可以选择晶振的电容为6PF,10PF,12.5PF这三个等级，应该选多少呢？ 需要外部接负载电容吗？这是我的时钟配置语句
int iq0=0; WDTCTL = WDTPW + WDTHOLD; // Stop Watchdog Timer
BCSCTL1 &= ~XT2OFF; //ACLK为XT1，开启XT2震荡
do { IFG1 &= ~OFIFG; //清除振荡器失效标志
for (iq0=0xFF; iq0>0; iq0–); //延时，等待XT2起振 }
while ((IFG1 & OFIFG)!= 0); //判断XT2是否起振
BCSCTL2=SELM_2+SELS+DIVS_0+DIVM_0;
灰小子：
电容的选用，和pcb走线以及晶振有关。不同厂商的晶振，有可能最佳的电容大小就不一样
Jason Guo：
晶振的正常工作需要一定的激励功率来维持，晶振可以看做一个负载。如果负载超过激励功率的能力，这个系统就是不稳定的，可能会停振。特别实在低温情况下会出问题。
这个实际的负载大小与三个因素有关：
1. PCB layout
2. 匹配电容容值
3. 晶体本身的谐振阻抗
通常问题出在1和2上面。即不好的PCB layout和不合适的匹配电容。
那么如何保证1和2呢？
1. PCB layout ：不要冒险让XTAL到MCU PIN的距离超过8–10mm，通常小心的设计需要在5mm之内。长的引线会大大引入ESD风险。
2.匹配电容 ： 匹配电容偏大，会使起振时间偏长，振幅降低。匹配电容偏小，频率会不稳定，同时低温会停振。把一个板子放冰箱里半小时就有可能观察到了。 选择方法 ： 不同的匹配电容，对应的XTAL的震荡频率是不同的。通常让XTAL达到标称频率点，是晶振比较健康的工作状态。 实际可以把XTAL配置成ACLK，然后从MCU ACLK引脚输出，通过频率计来观察XTAL的频率，然后调整匹配电容值。 以32.768K XTAL为例，如果发现ACLK 频率偏大，就减少匹配电容值，反之亦然。
如果调整好了PCB layout和匹配电容，如何评估我的晶振系统是否稳定？
在量产之前是完全可以评估晶振电路的风险的。 需要关注一个关键值， SF（Safe Factor,安全因子），SF可以衡量激励功率的裕度。通俗来讲，如果搬一个10斤的重物，你的力气是30斤，那么SF = 30 /10 = 3. 如果你的力气是50斤，那么SF = 50 / 10 = 5; 那么搬一个10斤的重物绰绰有余了。
SF 越大越好,我的经验是MSP430的SF可以设计到5以上，不太会出晶振方面的问题。
SF的测试方法 ： 在晶振引脚和MCU 引脚之间串入一个电阻RQ，比如100Kohm, 观察ACLK的稳定度，如果ACLK稳定，那么增加RQ,比如150Kohm，再观察ACLK，持续增加RQ，直到ACLK异常为止。 SF = 1 + (RQ/ 晶振谐振阻抗）。晶振谐振阻抗可以在晶振的spec中查到，常见的有25Kohm ，35Kohm，50Kohm，70Kohm
如果你的板子SF < 3，就 有很大风险。 SF >5 ，通常会比较安全了。
更详细的介绍可以看这个文档：
MSP430 32-kHz Crystal Oscillators
http://www.ti.com.cn/msp430
