MSP430F5产生PWM，定时器溢出消除，尖峰脉冲

430单片机产生SPWM波，设定TA0CCR0为625，产生大概100个PWM时，也就是定时器的0XFFFF 65536时会产生一个占空比为1或者为0的PWM波，是因为定时器溢出，产生尖峰脉冲啥的吗，不懂，有没有大佬知道咋解决的嘛，感谢感谢

Ling Zhu2：

qian cheng2

430单片机产生SPWM波，设定TA0CCR0为625，产生大概100个PWM时，也就是定时器的0XFFFF 65536时会产生一个占空比为1或者为0的PWM波，是因为定时器溢出，产生尖峰脉冲啥的吗，不懂，有没有大佬知道咋解决的嘛，感谢感谢

灰小子：

能否上传下你的程序？觉得你配置的可能不对。

或者你参考下官网的例程

//*******************************************************************************
//MSP430F552x Demo - Timer1_A3, PWM TA1.1-2, Up/Down Mode, 32kHz ACLK
//
//Description: This program generates two PWM outputs on P2.0, P2.1 using
//Timer1_A configured for up/down mode. The value in CCR0, 128, defines the
//PWM period/2 and the values in CCR1 and CCR2 the PWM duty cycles. Using
//32kHz ACLK as TACLK, the timer period is 7.8ms with a 75% duty cycle
//on P2.0 and 25% on P2.1. Normal operating mode is LPM3
//ACLK = TACLK = LFXT1 = 32768Hz, MCLK = default DCO ~1.045MHz.
//
//MSP430F552x
//-------------------
///|\||
//| ||
//--|RST|
//||
//|P2.0/TA1.1|--> CCR1 - 75% PWM
//|P2.1/TA1.2|--> CCR2 - 25% PWM
//
//Bhargavi Nisarga
//Texas Instruments Inc.
//April 2009
//Built with CCSv4 and IAR Embedded Workbench Version: 4.21
//******************************************************************************#include <msp430.h>int main(void)
{WDTCTL = WDTPW + WDTHOLD;// Stop WDTP2DIR |= BIT0+BIT1;// P2.0 and P2.1 outputP2SEL |= BIT0+BIT1;// P2.0 and P2.1 options selectTA1CCR0 = 128;// PWM Period/2TA1CCTL1 = OUTMOD_6;// CCR1 toggle/setTA1CCR1 = 32;// CCR1 PWM duty cycleTA1CCTL2 = OUTMOD_6;// CCR2 toggle/setTA1CCR2 = 96;// CCR2 PWM duty cycleTA1CTL = TASSEL_1 + MC_3;// ACLK, up-down mode__bis_SR_register(LPM3_bits);// Enter LPM3__no_operation();// For debugger
}