TI中文支持网Hi TI team:
关于P2.2和P2.3管脚的原理图如下：
VCC=3.3V，R1、R2为3.3M上拉电阻，R3、R4为1k 隔离电阻，S1、S2为两颗干簧管，当外部干扰是S2闭合，检测到P2.3为低电平，此时产品报故障。
现在出现的问题为：无外界干扰，产品运行一段时间后检测到P2.3低电平报故障，此时测试P2.2脚对地阻抗为9.5M欧，电压为2.5V；
P2.3对地阻抗为5.4M欧，检测电压为1.3V左右。当把故障芯片从板上拆下测试阻抗与正常芯片一样都为11M欧左右。换上新的芯片会运行正常，但过段时间后也会出现同样的问题。
现在从现象判断F6723是没有坏的，但疑问是同样的设计电路为什么正常运行时检测的电平与阻抗不一样，这两个管脚内部是都有不同，请帮忙给出建议货电路改进的地方，谢谢。
Maureen Hong：
灰小子：
这个上拉电阻太大了，没试过那么大的上拉电阻。
你改成10k~100k的试试
Susan Yang：
一般来说引脚内部上拉电阻的阻值在几十K， 如果需要考虑IO口低功耗功能，建议使用外部上拉电阻，并不要使能内部上拉电阻。
一般上拉一个100K 电阻，IO最大电流就是33uA。
您的3.3M是有点太大了
Maureen Hong：
回复 Susan Yang:
HI Susan:
外部上拉电阻的大小会影响IO口功耗外，还有别的影响不？有没有最适合的外部上拉的大小使功耗更低的？产品的应用对功耗要求比较严苛。谢谢您。
Maureen Hong：
回复 Susan Yang:
Susan:谢谢您建议，另外想和您确认下F6723的P2.2和P2.3管脚内部设计是一样的吧。
Susan Yang：
回复 Maureen Hong:
是的
Maureen Hong：
回复 Susan Yang:
谢谢。
Susan Yang：
回复 Maureen Hong:
很高兴能帮到您，祝您成功！
user6068092：
回复 Maureen Hong:
上拉一个100K 电阻，IO最大电流就是33uA
