TXS0108E: TXS0108E开漏输入输出问题

最近在测试TXS0108E时发现开漏模式有点问题，具体描述如下：

1、通过FPGA输出1MHz波形（输出信号=0或z，模拟1MHz开漏信号），外部上拉到VCCA的电阻R1=1K

2、TXS0108E的VCCA=3.3V，VCCB=5V，输出端B端口上拉1K到VCCB

3、测试波形发现输入端波形弟弟阿平被抬高到了几百mV，输出端的5V波形VPP实际只有3V的样子，而且低电平被抬高到了1.25V

当波形改为100KHz时，波形比较理想。

在保持1MHz条件下，采用如下手册上的连接方式时，发现输入输出波形度不到1V。

请问，我现在要测试1MHz的开漏信号（手册上写的最大支持到1.2MHz），硬件上如何考虑，谢谢

X ZE：

补充说明，上拉1K改为4.7K时，1MHz开漏速率下，输入输出波形波形度会被拉低，同时上沿变得更缓

,

Alice：

您好，

      芯片内部有上拉电阻，无需外部上拉，请参考数据手册“Figure 8-1.”连接电路。

      请参考“Figure 8-2. Level-Translation of a 2.5MHz Signal”查看测试结果。