TMS320F280049: 关于上电时序及上电期间各端口电压要求

1，我们在实际开发中遇到了芯片损坏问题：大概现象是：反复上下电十几次后出现ADC采样数据异常的问题，已经排除外围电路影响（在不贴装0049的情况下各AD信号电压都正常，贴装之后出现波动、漂高等现象），据此怀疑可能是供电回路或者上电时序存在问题导致0049芯片损坏；

2，在280049的datasheet中，7.9.1.4.2 Signal Pins Power Sequence章节：  Before powering the device,  no voltage larger than 0.3 V aboveVDDIO or 0.3 V below VSS should be applied to any digital pin… 此处的VDDIO指的是3.3V（假设我设计中的供电电压就是3.3V），还是该描述的上电过程中某一时刻的实际VDDIO电压？   ————-比如在上电过程中的某一时刻，VDDIO 和VDDA 电压才达到1.0V,但某个GPIO和ADC采样输入端口电压是3.3V，会导致7.9.1.4.2 章节中描述的损坏么？

Vivian Gao：

您好

感谢您对TI产品的关注！为更加有效地解决您的问题，我们建议您将问题发布在E2E英文技术论坛上（TI E2E support forums），将由资深的英文论坛工程师为您提供帮助