TI中文支持网Part Number:ADS5282
hello，您好！
目前，我正在做一个ADC芯片与FPGA LVDS接口项目，我通过SPI接口把ADC芯片配置成LVDS TEST PATTERNS ，Set using PAT_SYNC, the normal ADC word is replaced by a fixed 111111000000 word.
通过示波器观察ADC芯片输出的八通道数据以及随路时钟（只测试P端），LVDS bit clock <LCLKp和LCLKn>频率为60Mhz LVDS frame clock <ADCLKp和ADCLKn>频率为10Mhz
下面是八个通道的波形图：最上面波形为P端数据、中间波形为帧时钟P端、最下面波形是位时钟P端
通道一：
通道二：
通道三：
通道四：
通道五：
通道六：
通道七：
通道八：
以上输出的LVDS数据与时钟正不正确？另外，如何去精准测量LVDS信号？来去确认ADC输出的数据和时钟没有问题。目前我用FPGA板子去接受八个通道数据其显示通道一、通道三、通道六数据跟ADC所发的111111000000不一致
目前，我没有能发现问题出现在那里，请求您的指导，不胜感激！
Alice：
您好，
请问测试的自己做到板子还是ADS5282EVM 评估板 | TI.com.cn?
关于ADC的数据采集和时序要求，请参考下面文档第3章内容。
Understanding Serial LVDS Capture in High-Speed ADCs (ti.com.cn)
Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Data Interface with FPGA (Rev. A)
,
Li Ming：
目前，测试的自己做的板子。以上图片是用示波器直接测ADC输出的数据跟随路时钟，这种测量方式正确吗？目前异常点八路数据输出有差异，存在一路数据输出低于参考电压（八路外围配套电路都是相同的）。
,
Li Ming：
目前测试只测试P端，即在LVDS差分电阻两端飞线测试
这种测量方式是正确吗？如果用眼图测试，ADC LVDS测试端口选择在哪里测试？
,
Alice：
您好，
请测试差分信号，以屏蔽掉共模干扰。请参考下面的文档了解如何评估LVDS信号质量。
LVDS Signal Quality: Cable Drive Measurements using Eye Patterns Test Report #3 (ti.com)
