TI中文支持网Part Number:LMK04828
你好，TI工程师：
我们最近在使用LMK04828芯片的时候遇见了这样的问题：
使用场景，使用了控制芯片为zynq 7045 的SPI xai ip做的控制，使用SPI四线模式来完成读写，使用管脚（MISO）为'Status_LD1'。
问题如下：
1、这里再硬件设计的时候该引脚（Status_LD1）是否需要外接高电平。
2、如何将该引脚配置为高电平（具体的寄存器设置）。
3、是否有管脚能确定该芯片的工作状态，是否正常。
当前我们对该芯片的读写都没有任何反应，想要排除1、是否是硬件问题。2、是否是配置问题。3、是否是管脚三态问题。
感谢IT,谢谢！！！！！！
Alice：
您好，
Status_LD1 的输出通过PLL1_LD_MUX设置数据源及输出类型，无法认为配置成输出高电平。
Status_LD1脚上电默认类型为Output (open drain) ，值为PLL1 DLD（Table 63. Register 0x15F）。
更改此寄存器配置，可实现SPI readback，请注意如果外部没有上拉电阻，需要同时设置PLL1_LD_TYPE位。
请参考“9.5.1 Recommended Programming Sequence”所述步骤配置寄存器。
LMK0482x Ultra Low-Noise JESD204B Compliant Clock Jitter Cleaner With Dual Loop PLLs datasheet (Rev. AS) (ti.com.cn)
