TI中文支持网Part Number:LMX2594Other Parts Discussed in Thread:TIDA-01410, LMX2486
各位TI专家，我在看这个文档：
TIDA-01410 （tidud11.pdf)
Phase Synchronization of Multiple PLL Synthesizers Reference Design
第2.2.1节“相位同步理论”中，有这样一段话：
For instance, whenever a signal is divide-by-two there are two possible output
phases, which requires the designer to take action. If this divider is inside the PLL feedback loop (PLL_N),
then the correct phase is always found by the PLL loop itself and no synchronization is required. However,
if this divider is outside the loop, such as in the case of using the input divider (PLL_R), then the designer
must provide a synchronization signal. This scenario also applies to the divider after the VCO (CHDIV).
Synchronization may also be required when fractional circuitry is involved.
我不明白“信号二分频后有两个可能的输出相位”是什么意思，在PLL控制中有什么具体影响，能否给解释一下？
是不是可以类推，3分频会有3种可能相位输出，4分频会有4种，等等。但是分频后每个上升沿都跟原信号的上升沿是对齐的，应该不影响同步吧？
Kailyn Chen：
您好，信号二分频后可能的两个输出相位应该是0度或者180度，明天我会再详细看下这个问题。
,
Hoo Jhon：
我又仔细看了文档，感觉有点理解这段话的意思了。
我实际上是想解决LMX2486片内两个PLL输出信号的相位同步问题。如果用LMX2486外接两个相同的VCO产生两个频率相同的信号，将RF、IF都配置为整数PLL，如果IF R Divider和RF R Divider都是1，那么RF 和 IF的相位检测信号是完全同步的，生成的RF和IF信号也应该是相位一致的。
但是IF R Divider最小值是3，因此两个相位检测信号必须是oscin分频得到，这样RF和IF的相位检测信号之间就会有随机的相位误差。有没有办法消除这种误差，让两个相位检测信号同频、同相？
,
Kailyn Chen：
Hoo Jhon 说：IF R Divider最小值是3，因此两个相位检测信号必须是oscin分频得到，这样RF和IF的相位检测信号之间就会有随机的相位误差。
这里我理解的是确定性相位误差吧，不是随机误差。您目前有测试吗，每次上电配置完后是随机相位误差吗？
,
Hoo Jhon：
是这意思。分频得到的两个相位参考信号上电之后，相互之间的相位关系就不会变，可能同相，也可能有固定相位差。但是下次上电，相位关系就可能变成另一种相位关系，我的意思是这种随机情况，不是说工作过程种有随机相位变化。
我的电路里没办法验证，VCO频率太高，无法用示波器看，芯片也没有引出这两个信号供测试，只能从后续的功能测试中推断。不知您有没有评估板，能否直接用示波器看看锁定后的VCO输出信号的相位。
,
Kailyn Chen：
Hoo Jhon 说：但是下次上电，相位关系就可能变成另一种相位关系，我的意思是这种随机情况，不是说工作过程种有随机相位变化。
您说的这种情况其实是每次掉电再重新上电，每个通道输出之间的偏差skew，这种偏差带来的相位偏差。 这个我想是无法调整的。
