TI中文支持网Part Number:TAS5722L
Some question about data sheet of Tas5722L
- For this part of TAS5722L datasheet，how to calculate dBV from Vpeak? I tried dBV=20log10(Vpeak),
which gives unmatched results with the following chart
2．By the way, How to measure Vpaek with oscilloscope, e.g., A or B?
Kailyn Chen：
您好，我们可以直接使用中文沟通。
1. 按照datasheet中的描述,dBV是dB相对于1Vrms：gain=19.2dB=20log(Vout/Vin)。 因此按照这个公式计算下来Vout/Vin=9.120101. 但这个是平均值，需要换成peak值，即再乘以1.414. 得到9.120101*1.414=12.896V即为12.9V。
同样，20.7dB=20log(Vout/Vin).得到Vout/Vin=10.839269. 再乘以1.414转化为peak值为15.3.
也就是说，转化为公式即为dBV=20log10(Vpeak)*√2=20log10(Vpeak)*1.414
2.测试peak值从B这里，B上面到A部分的是过冲信号，layout导致的信号过冲比较严重。
,
weichang_kong：
您好感谢您的回复，还有一个疑问，平均值*1.414换算成peak值似乎是针对sin波形的做法，而贵司芯片输出似乎是方波，实际使用中还要考虑占空比的变化，在这里似乎不太成立，这是为何（习惯性的描述？）？
,
Kailyn Chen：
您好，
这里指的是class D 端运放输入和输出之间的gain以及输出满量程幅值的换算，是经过DAC转化后的模拟信号。
,
weichang_kong：
您好，感谢回复，有了一定理解，但还是不太理解：
规格里PVDD最大值也就是17V(absolute rating也就20V)
根据下式Vpk不会超过PVDD，测量方式参考您之前的回复
那么这个表格里后面两个已经超出PVDD最大值的规格又是什么意义呢？
如何才能测出来？
,
Kailyn Chen：
您好，是的，大于17V运放输出将会饱和，波形呈现削波现象，这个表格只是要表达增益的概念，以及针对这个增益理论上的输出幅值。
其实在表格的上方有描述：
,
weichang_kong：
感谢解答，原理已理解，但目前实际测试中出现如下2个问题，还望解答
1.我们的测试板目前能力有限，这两个时序指标目前达不成（实际会在168ns，超出很多），会有什么风险，出问题的概率大不大（最终产品不会这样，这个测试板是做测试用的，主要是想知道会有什么影响）
2. 目前测了一下，好像实测的输出会比理论上高出一些，请问这个是为什么
比如当ANALOG_GAIN[1:0]=0x10, 对应23.5dBV
VOLUME_CONTROL[8:1]=0x160
Digital clipper调到最大大使其不生效
算出来实际dBV=23.5+（0x160-0x19E）*0.25=8，对应VPK=3.55v
实测峰值的PWM=24%（PVDD=17V）,等效的VPK大概是4V，反而会高一些
这个只是示意，实际上很多条件下差不多都会高一点，换算成Vpk大概都是0.5V左右
,
Kailyn Chen：
您好，由于原来的帖子时间比较久，为了更快的跟进您的问题，建议您将新的问题重新建贴，方便我们查询并跟进。
给您带来不便非常抱歉。
