TI中文支持网Part Number:TMS320F280049C
图一 图二 图三
我想实现图一这样的EPWM互补信号，循环周期为T，占空比是指epwm互补信号占周期T的多少，然后我想通过PC模块去实现，但是我找不到PSCLK时钟设置的地方，PSCLK的周期是否可以设置的比epwm1的周期大，如果可以比epwm的周期大，然后通过PC 模块通过对 CHPDUTY 位编程，就可以实现我的需求了。或者请问一下，还有什么方法可以实现我的需求
Yale Li：
? ?? 说：但是我找不到PSCLK时钟设置的地方，
请看一下TRM第2036页18.17.2.11 PCCTL Register (Offset = 14h) [Reset = 0000h]：
https://www.ti.com.cn/cn/lit/ug/sprui33g/sprui33g.pdf
这个位域控制PSCLK；
? ?? 说：PSCLK的周期是否可以设置的比epwm1的周期大，
这个具体要看周期值是多少，以及时钟的配置；
? ?? 说：然后通过PC 模块通过对 CHPDUTY 位编程，
这个占空比是指每个斩波的百分比。
,
? ??：
谢谢你，不过思考过后，通过这个并不能实现我的需求，我想请问一下您，是否有其他的方法可以实现我的需求
,
Yale Li：
可以用CLB来做，不过比较复杂。
具体是什么应用？
,
? ??：
医疗里面的高频电刀供电电源，为了实现不同临床效果的输出波形，因此需要在循环周期T中有不同的占空比
,
? ??：
我在simulink中，通过计数器来记录pwm脉冲数来实现循环周期T，然后通过另一组pwm信号进行与逻辑可以实现占空比D，但我初学ccs，在这里实现不了
,
Yale Li：
? ?? 说：我在simulink中，通过计数器来记录pwm脉冲数来实现循环周期T，然后通过另一组pwm信号进行与逻辑可以实现占空比D，但我初学ccs，在这里实现不了
这些可以用CLB来实现。CLB其实可以看做一块集成到C2000器件内部的FPGA/CPLD，但是信号链的路径大大缩短，并且结合syscfg图形化工具，不需要去学习verilog语言、在了解模块功能后即可直接配置。
CLB中的计数器可以实现计数功能，查找表可以实现逻辑运算功能。
可以通过CLB Academy来入门：Configurable Logic Block (CLB)
更多内容可以查看TRM中的相关章节：TMS320F28004x Real-Time Microcontrollers Technical Reference Manual第2821页Chapter 29 Configurable Logic Block (CLB)
,
? ??：
谢谢你，文档资料很有帮助，不知道有没有具体的视频资料，专门讲解这一块内容的
,
Yale Li：
可编程逻辑模块(CLB) | 视频 | TI.com.cn
C2000
内置可编程逻辑模块CLB的介绍和应用 | 视频 | TI.com.cn
C2000
,
? ??：
谢谢你
,
Yale Li：
客气了
