TI中文支持网Part Number:TMS320C6748
我们自己做了一个板子，配置是TMS320C6748和一颗DDR2（型号是紫光的SCB18T2G160AF-25DI），
DDR2的等长控制了，但是阻抗单端控制的是40ohm，差分控制的是80ohm，现在即使DSP降频，DDR读写也会报错，
DDR2这么敏感吗？还有什么补救措施吗？谢谢
Gary Lu：
DDR2内存对于时序和信号完整性非常敏感。可能是由于信号完整性问题引起的。
补救措施：
1. 时序调整：确保时序满足DDR2规范要求，包括时钟频率、延迟和预充电等参数。
2. 噪声抑制：检查电源和地线的噪声情况，确保供电稳定。使用适当的电源滤波器和终端电容来减少噪声。
3. 信号完整性：确保信号传输线路的阻抗匹配和信号完整性。检查信号线路的长度、布局和层次结构，确保差分信号线路的阻抗匹配。
4. 终端电阻：检查差分信号线路的终端电阻设置是否正确。确保单端控制的终端电阻为40 ohm，差分控制的终端电阻为80 ohm。
5. 电源噪声：确保电源噪声不会对DDR2信号造成影响。使用电源滤波器和终端电容来减少电源噪声。
6. PCB布局：优化PCB布局，减少信号线路的串扰和噪声干扰。确保DDR2芯片和控制器之间的距离尽可能短，并使用适当的层次结构和地面层。
,
朱荣生：
GARY，
1.TMS320C6748搭配DDR2的单端信号的阻抗应该控制在多少ohm，差分信号的阻抗应该控制在多少ohm？
2.应该我的板子已经回来了，你上面的补救措施中的时序调整是软件来调吗？有相关的配置文档吗？另外有没有使用软件的方法增强DDR接口的驱动能力使得DDR读写稍微好点？
3.附件是我的DDR的原理图的那一页，你看下能否在电路上补救一下，谢谢
,
Gary Lu：
您好
对于TMS320C6748搭配DDR2的单端信号，通常建议将阻抗控制在约40-60 ohm之间。对于差分信号，通常建议将差分阻抗控制在约80-120 ohm之间。
关于时序调整，通常可以通过软件来进行调整。
为了增强DDR接口的驱动能力，可以考虑以下几个方面：- 确保DDR信号线的长度匹配和阻抗匹配，减少信号的反射和串扰。- 调整DDR控制器的驱动强度设置，以提供适当的信号驱动能力。- 考虑使用终端上拉/下拉电阻来提高信号的稳定性和驱动能力。- 确保供电系统能够提供足够的电流和稳定的电压给DDR。
,
朱荣生：
Hi Gary,
关于时序调整，通常可以通过软件来进行调整。—-》有相关的配置文档吗？- 调整DDR控制器的驱动强度设置，以提供适当的信号驱动能力。—》这也是通过软件来调吧，有相关的配置文档吗？感谢
,
Gary Lu：
您好，为您提供技术手册：www.ti.com.cn/…/spruh79c.pdf
