TI中文支持网Part Number:ADS1205
目前的问题： 1. ADS1205芯片上电后选用内部时钟后（CLKSEL=1）,并且chA+接电源的的2.5V的电压，chA-接地，用逻辑分析仪显示CLKOUT的逻辑电平和OUTA的逻辑电平如下图：
现在的问题是输出端的疏密电平不随着电源电压变化，输出的值不对。
Kailyn Chen：
您好，电源电压不能为2.5V。AVDD的电压范围为4.5V~5.5V，BVDD 的电压最低也是2.7V，参考电压典型值为2.5V，所以您上面提到电源的2.5V，再确认下供电情况。
,
Jianping Tian：
目前的问题：
ADS1205芯片上电后我测试了CLKOUT引脚的输出波形，发现波形不是很规整，请问这是正常情况吗？
,
Jianping Tian：
补充波形图
,
Jianping Tian：
我把输出端的波形采集了一下，波形随采集电压变化而变化，你看看是不是这样的
,
Kailyn Chen：
CLKOUT这个波形出现回沟现象，不平滑，应该是layout有关，阻抗不匹配会导致信号在传输过程中发生反射，出现导致的。
,
Jianping Tian：
我现在CLKOUT的信号稳定了，我想知道时序图中是上升沿采集还是下降沿采集
,
Kailyn Chen：
从这个时钟可以看出，每两个CLKIN周期，OUTx数据发生转换，这是因为不论是内部时钟还是采用外部时钟，都要经过内部分频器，被2分频后输出。
并且通过时序可以看出不是边沿采样，而是在CLKIN为低电平时转换的。
