TI中文支持网Part Number:ADS5282
AD芯片差分输入时钟波形如下图所示：
其波形正常吗？
目前上电之后，使用示波器检测到AD芯片ADCLK没有正常输出，其输出波形如下：
Amy Luo：
您好，
上述时钟波形是在ADC输入管脚处测量的吗？看波形最接近正弦波，datasheet 对正弦波形输入时钟要求峰峰值3Vpp，看附图波形不满足要求：
时钟您是差分输入是吗？差分输入的话需配置寄存器DIFF_CLK = 1；
jiali zhang said:另外，ADS5282是只写芯片，如何通过其他方式验证寄存器写入的正确性？
是的，没法读出，只能用示波器抓取寄存器写入时序波形，看下寄存器写入时序是否正确？同时也检查下控制端通信电平是否与ADC兼容？
,
jiali zhang：
时钟波形是在ADC输入管脚处测量，下图为详细的波形图：
这样的差分时钟波形会影响芯片的正常工作吗？
目前，时钟采用差分输入，但是，板子上电后，AD芯片初始化状态为单端输入模式，FPGA在JTAG模式下，通过SPI驱动模块配置寄存器DIFF_CLK = 1。
另外，我们测试了单端时钟输入模式。
使用信号发生器输出sine wave, ac-coupled 峰峰值为3.3Vpp，采用单端时钟输入，其测试结果如下：
检测LCLK和ADCLK输出异常以及数据输出异常
,
Amy Luo：
jiali zhang said:这样的差分时钟波形会影响芯片的正常工作吗？
看样子不满足幅值范围。
单端输入的话不能使用正弦信号，需要使用数字信号的时钟：
如果使用默认 DIFF_CLK = 0的配置的话，接线如下截图figure 38
,
jiali zhang：
谢谢您的建议，目前，测试中还是出现很多问题。
主要问题聚焦于怎样去验证ADS5282芯片正常工作，假如使用信号发生器去产生两路P和N，Sine wave ,ac-coupled模式，幅度也满足要求，输入到芯片的时钟输入管脚。如果芯片正常工作，芯片一上电是不是可以直接检测到6X的位时钟，1X的帧时钟？
,
Amy Luo：
看您输入采用时钟频率好像是10MHZ，根据上电时序，我理解需要完成寄存器初始化才能检测到输出时钟，如下截图描述：
即在reset后需要按顺序写入 Initialization Registers值，如下截图所示：
,
jiali zhang：
目前，数据手册上推荐了两种复位操作，一个是通过芯片输入RESET管脚硬复位，一个是通过SPI写入寄存器的软复位。
如果只使用软复位操作，硬复位RESET管脚置于常高电平状态，上电之后通过SPI写入相关软复位寄存器（set RST bit high）以及初始化序列寄存器，这样的操作会不会影响上电时序。因为数据手册推荐的上电时序含有硬件复位的拉高拉低状态。
还有一个问题
目前测试中，AD芯片输入时钟管脚（CLKP和CLKN）使用信号发生器产生10MHz单端时钟信号接入CLKP端，CLKN端接地（根据数据手册满足其幅值），一上电（此时并未使用SPI写入相关寄存器）示波器就能检测到AD芯片输出的两个时钟（位时钟和帧时钟），并出现异常输出状况。
,
jiali zhang：
关于AD芯片的输出的两类LVDS差分时钟（ADCLKP和ADCLKN以及LCLKP和LCLKN)，数据手册上没有提及其具体输出的幅值范围，这两类输出的差分时钟信号是不是峰峰值特别低，还有输出的差分时钟P和N应该是反向吧，目前，测试出现了P和N同相输出状况。
,
jiali zhang：
测试中还出现了LCLKP和LCLKN输出的差分时钟并未检测到60Mhz的时钟信号，而是10MHz的异常信号
,
Amy Luo：
不会影响上电时序，上电时序图中的时间都是大于一个时间值的。
jiali zhang said:一上电（此时并未使用SPI写入相关寄存器）示波器就能检测到AD芯片输出的两个时钟（位时钟和帧时钟），并出现异常输出状况。
这也是正常的。
,
Amy Luo：
时钟输出是LVDS，我想它应该满足下面规格：
jiali zhang said:还有输出的差分时钟P和N应该是反向吧，目前，测试出现了P和N同相输出状况。
jiali zhang said:测试中还出现了LCLKP和LCLKN输出的差分时钟并未检测到60Mhz的时钟信号，而是10MHz的异常信号
您初始化，配置完下面 INITIALIZATION REGISTERS，也是这种现象吗？
,
jiali zhang：
是的，配置完还是这种现象
,
Amy Luo：
您测试了几块板子是这种现象？可以多测试几块板子以排除焊接问题吗？
您可以用示波器抓取配置寄存器的时序图吗？我想看下时序是否存在问题：
您可以分享出您写入的寄存器配置值吗？请按写入顺序贴出来
