TI中文支持网Part Number:ADS8688
在用ADS8688多通道ADC时，鉴于这个ADC是SAR型的，专门查阅相关的文章，前面抗混叠可以理解，这个缓冲运放与桶式滤波器有点问题。
1.公式10里面的Vfilt和Vfinal定义不清楚，如过Vinit是实际电压，Vfinal是采样开始时，外部电容上给Csh充电导致的跌落电压，那么公式10可以理解，因为表达的意思是从Vfinal开始以压差（Vinit-Vfinal）充电，实时电压值为充电变化加上Vfinal。公式11代表的是经过tacq时间后的Vfilt与Vfinal的差值，可是实际的电压应该是Vinit,尝试过将Vinit带入计算，结果得出时间常数为负值。这几个公式可以解释下吗？
2.这个计算过程始终不包含ADC的采样输入电阻，这个电阻和Csh本身也 是个RC，一定会比外部的RC小而不考虑吗？
3.为什么这个地方采用缓冲运放加桶式滤波方式，而不是考虑外部RC的C远大于内部Csh，外部的C上电压降减小到0.5LSB。（尝试过采样过程没有运放充电计算外部RC，要使外部RC上压降小于0.5LSB是需要很大的电容，但是这个是建立在没有充电的前提下，这个假设不大合适）
4.ADS8688看别人的设计，前面是个8阶低通抗混叠滤波器，然后就直接进ADC的采样通道，并没有运放缓冲和桶式滤波器，这个有问题吗？
5.ADS8688没有采样时的等效输入电路，这个通道电阻也没查出来。
6.ADS8688内部有缓冲运放，典型输入阻抗1M，前面的缓冲运放与桶式滤波是不是本来就不需要。
期待详细解答的帮助。
Amy Luo：
您好，
首先ADS8688的ADC驱动电路，即运放滤波电路已经集成在芯片内部了，在使用ADS8688时不需要再设计，看内部框图也可以看出来。
您说的。我需要解释的是：
公式10各参数在表格后一列有表述，Vinit 不是实际电压，它是采样初始电压，Vfinal是充电 Cfilt 上的采样最终电压。
实时电压值为公式等号左边的Vfilt，它随时间t变化。
采样开始时Vfilt 的跌落电压假设的是100mV，如下截图所示：
后续问题，明天我会继续看下
,
user1993031：
问题在于，标蓝处如果Vfinal是Cfilt充满电的最终值，那么12还成立么？我认为Vfinal是采样开始时的外部电容电压，就是绿色曲线上100mV drop箭头指示的那个点。
,
Amy Luo：
RC充电这个标准公式中定义的Vfinal就是充电稳态电压值，Vinit就是充电起始电压值。您在网上搜电路瞬态分析的三要素公式应该就能找到，如下我找到的一个链接：
http://course.5any.com/CourseLearning/WebUI/Learning/ShowStructureActivity/20147a001/45862
公式12 就是假设的跌落电压100mV，公式12 可能相差一个负号，Vinit -Vfinal= – 100mV
,
user1993031：
我重新表达下，我认为的Vinit是你图中绿色曲线下凹左侧平的部分，Vfinal是100mV droop那个点，Vfilt是实时电压，那么公式10和12完全解释的通，公式11将Vfinal改为Vinit也就解释的通了。
这样才对吧，但是与这个结果对不上
,
Amy Luo：
user1993031 said:结果得出时间常数为负值。
您在计算时间常数是吗？您是怎样计算的？
user1993031 said:但是与这个结果对不上
与哪个结果对不上
,
user1993031：
公式11我认为的是
Vinit-Vfilt=0.5LSB，这个计算后公式14的自然对数括号内有减1
,
Amy Luo：
user1993031 said:
公式11我认为的是
Vinit-Vfilt=0.5LSB，
0.5LSB这个误差的定义是ADC 采保电容充电后的电压误差要小于 1/2 的 LSB ，这里说的是与充满电的时候的电压的误差值。
采保电容电压与期望采集的电压误差是0的时候，也就是采保电容充满电的时候，充满电的时候电压是Vfinal, 因此误差为0.5LSB的计算公式是Vfinal-Vfilt。
更详细的ADC转换周期，您可以看下下面视频：
https://edu.21ic.com/video/2424
,
Amy Luo：
关于后续问题：
2、
user1993031 said:2.这个计算过程始终不包含ADC的采样输入电阻，这个电阻和Csh本身也 是个RC，一定会比外部的RC小而不考虑吗？
这个计算过程是根据误差倒推的采保电容需要的时间常数，这个时间常数就是Rsh*Csh。
user1993031 said:3.为什么这个地方采用缓冲运放加桶式滤波方式，而不是考虑外部RC的C远大于内部Csh，外部的C上电压降减小到0.5LSB。
因此采样时间很小，电路需要在采样时间内将采保电容上的电压稳定在误差范围内。外部C很大的话，充电时间就会很长，在短的采样时间内采保电容电压达不到误差范围内，ADC转换误差就会很大。
user1993031 said:
4.ADS8688看别人的设计，前面是个8阶低通抗混叠滤波器，然后就直接进ADC的采样通道，并没有运放缓冲和桶式滤波器，这个有问题吗？
5.ADS8688没有采样时的等效输入电路，这个通道电阻也没查出来。
如上所述，ADS8688内部已经集成了ADC驱动电路，用户不需要这些参数datasheet也就没有给出。
user1993031 said:6.ADS8688内部有缓冲运放，典型输入阻抗1M，前面的缓冲运放与桶式滤波是不是本来就不需要。
是的，内部已经集成了ADC驱动电路
,
user1993031：
从整个视频来看，整个计算过程是推导外部RC和运放的带宽，ADC的输入特征里面就用了Csh采样保持电容，因此：“这个时间常数就是Rsh*Csh。”根本没法成立。这个计算过程我再想想，主要问题在于Vinit、Vfinal等的具体所指不是很明确，绿色曲线上对应不起来。
,
Amy Luo：
Amy Luo said:这个时间常数就是Rsh*Csh。
很抱歉，我这里错了，我这里写的太想当然了。这个时间常数就是截图中公式14 τc；
user1993031 said:2.这个计算过程始终不包含ADC的采样输入电阻，这个电阻和Csh本身也 是个RC，一定会比外部的RC小而不考虑吗？
这个Rsh电阻，我理解应该是忽略了，或者将Rsh考虑为Rfilt的一部分了。因为上图绿色曲线上升时间内，采样电容Csh的充电主要来自通过Rfilt的运放电压输出而非Cfilt的储能。
user1993031 said:主要问题在于Vinit、Vfinal等的具体所指不是很明确，绿色曲线上对应不起来。
Vinit应该对应的是绿色最低电压处，Vfinal是绿色最右端，或者说采样时间末尾处。
其实它这里做了一个近似，忽略了Cfilt储能对Csh的充电时间，因为ADC内部每个采样周期都会对Csh复位，Csh在采样起始点是0V，但是采样开关闭合后，Cfilt会对Csh迅速充电，也就是绿色曲线下降部分或红色曲线上升部分，这部分时间很短，就忽略了。如果不忽略的话，截图中公式14 中的tacq这个采样周期应该减去这个时间。这样把整个推导过程就变得复杂了。
,
user1993031：
你好，估计你没有看完整的视频，给Csh充电的电荷前面有个假设，一半来自运放，一半来自外部电容。并且运放带宽是外部RC的四倍。在这些假设的前提下，计算RC和运放带宽。
,
Amy Luo：
这些信息我看了。我不知道您对公式10的来源是否有了解？
,
user1993031：
公式10我认为我理解没错，Csh上的电压Vfilt是以tc（运放与RC组成的二阶系统的时间常数）充电，零状态电压等于Vfinal(就是100mV drop位置)，从这个值开始充电，因此后面有 +Vfinal项，前面的（Vinit-Vfinal）*e的指数，就是常规的RC充电表达式。
,
Amy Luo：
我不知道您哪里还有疑问？
,
user1993031：
这样定义对应位置就正确了，公式12可能差个负号。
感谢耐心回复，以后遇到问题，我尽力提高问题目标的表达明确性。
再次感谢。
,
Amy Luo：
user1993031 said:公式12可能差个负号
是的，公式12差个负号。示意图中曲线是正确的。
不客气~
,
user1993031：
帖子提出时的问题2我们似乎因为公式的问题忘记了吧，这个没想清楚，翻了下回复，也没回答。
,
Amy Luo：
,
user1993031：
这块我们简单聊了下，意见是没统一的。
按照典型结果Cfilt典型值20倍的Csh，通常的Rfilt在100Ω范围，采样阶段 的输入电阻10~100Ω范围，计算下来外部Rfilt*Cfilt与Rsh*Csh差不多大小的啊。
,
Amy Luo：
Rsh*Csh这个时间常数在这里没意义，对Csh的充电时间常数τc是运放与RC的共同作用的电阻的等效值R与Csh的乘积。不知道您是否明白我这里说明的信息？
从公式11（Vfinal-Vfilt=0.5LSB）来看，应该是忽略了Rsh，如果不忽略Rsh，公式11应该是Vfinal-Vsh=0.5LSB
,
user1993031：
这样对，应该是把Rsh等效进去了
