TPL5010: 不供电时存在较大漏电流，导致主芯片无法正常烧录

目前在电路测试时发现在VDD未供电时，RST管脚存在大概330uA的漏电流，这是正常的吗，此时管脚电压在1.2V左右，导致主芯片无法烧录，需要协助看下是什么原因

Amy Luo：

您好，

您的意思是说大概有330uA的电流流进 RST管脚？

因为NRST 上拉到了3.3VCC，与 TPL5010供电电源3.3VCC_CTL 不是一个电源，我想确认的是测量时 3.3VCC_CTL 是否有供电？

4脚 DONE是否有信号接入？

J7的6脚连接到了哪里？

,

Chen Colin：

3.3VCC_CTL 不供电，4脚DONE连接MCU，未烧写程序无信号接入，J7的6脚通过100Ω电阻连接到MCU复位脚

,

Amy Luo：

我上一个回复打字错误，我想确认的是测量时 3.3VCC是否有供电？

如果有供电，3.3V/10KΩ正好是330uA电流流入TPL5010 RST管脚