LMK5B12204: 输出频偏&APP2输出时钟抖动严重

使用IIC 将导出的寄存器配置文件写入后

使用24M TCXO(频偏不大于1ppm)作为输入，APLL1用来产生100M，APLL2用来产生96M，禁止DPLL，两个APLL都是Free-run模式。出现以下问题：

1 只要使用APLL1输出，不管多少输出频率，输出时钟jitter抖很好，但是存在频偏，100M能偏移到99.917M；

2 只要使用APLL2输出，输出时钟的抖动非常大-35dBc @100k，且存在很大频偏，时漂2分钟能飘400k。

另外通过status0确认过PLL有lock。

具体配置如下：LMK5B12204.tcs

Kailyn Chen：

您好，稍后给您回复。

,

Kailyn Chen：

您好，抱歉回复晚了，

我看了下您的配置，在没有使能DPLL的条件下没什么问题，我建议您enable DPLL再验证下，因为APLL仅在频率失锁时提供监测。而DPLL除了监测频率锁定，还可以提供相位监测。并且可以设置锁定丢失阈值，这样能保证DPLL接收到的频率如果在设定的阈值之外，将会启动失锁。

另外，数据手册的10.2.1 Design Requirements 有详细的配置过程。包括使用tiCSpro的步骤，您可以参考下。