TI中文支持网Part Number:ADS1119
问题： 将ADC1119 配置为 330SPS 的采样速率，但是DRDY 信号需要等待45ms的时间才变为低电平（数据准备好），配置为1K PSP也是45mS DRDY信号变成低电平，读出来的配置时正确的。
硬件平台：
主控STM32F103C8T6，使用IO口模拟IIC 与ADS1119通讯；
软件流程：
初始化(配置为330 SPS)——>启动采样——>延时5mS——>采样数据——>切换通道——>启动采样——>延时5mS——>采样数据（重复前面步骤）
对ADS1119 IIC信号进行分析：
（这张图可以看到写入的配置再读出来是一样的）
（这张图指示 DRDY 45ms 才变成低电平）
Amy Luo：
您好，
DRDY是OD输出接口，需要接上拉电阻到DVDD；
看您配置的模式是Single-shot conversion mode ，而非Continuous conversion mode连续转换模式。
因此，转换周期需要从您发出启动转换命令开始，然后到DRDY变低：
Commands are latched on the eighth falling edge of SCL in the command byte.
您配置连续转换模式，DRDY信号输出频率是多少？
,
jun liu：
DRDY 信号 STM32配置了上拉输入，所以高低电平变化正常；
按照您的截图， 330SPS DRDY 的就绪时间是3.04mS, 但是逻辑分析仪 捕捉到的 就绪信号接近50mS (20SPS)。
我配置为连续模式，看下DRDY的 输出评论再继续回复您。
,
Amy Luo：
好的，等待您的测试结果
,
jun liu：
已经解决，IC 有点问题， 相同的驱动，更换IC后正常
