TI中文支持网Part Number:AFE5818
Hello, lvds signal was not generated when afe5818 test mode was used to generate LVDS signal. And what registers need to be configured when collecting signals. Thanks for your answer
Kailyn Chen：
您好，我们可以直接使用中文沟通。LVDS test pattern都很多类型，您配置的是哪种输出模式？
,
li feng：
你好，谢谢你的解惑。
我配置的是sync模式，主要现象是没有产生dclk时钟以及lvds信号
,
li feng：
您好，再次打扰您了，希望能够得到你的回答，谢谢了
,
Kailyn Chen：
您好，可能和寄存器的配置有关，可能输出power down了，比如register 24可以enable output或者power down output。
Register 4，register21，register 23，24，33，35，36，45，47，48，57，59，60 这几个寄存器都是可以使能LVDS输出 或者power down状态，以及输出pattern类型的配置。
,
li feng：
您好，我配置PAT_SELECT_IND=0，所有LVDS信号都相同配置，其他寄存器我还需要配置吗？谢谢
,
Kailyn Chen：
除了PAT_SELECT_IND=0，那register 2的bit[9:7]需要配置输出类型，比如您配置sync模式，那么PAT_MODES[2:0]需要配置为001.
另外，register 2的bit6也要配置为1，enable pattern generated。
,
li feng：
最后呈现的波形是这样，跟理想中的样子有区别，是否波形正确？谢谢
,
Kailyn Chen：
您好，配置的是sync，应该是一半帧是高电平，一半帧是低电平，duty cycle是50%，您的波形ducy cycle好像不太对。
这是按照上述配置得到的输出是吗？
,
li feng：
您好，不好意思才看到，我主要只配置了几个寄存器，以下是配置的寄存器：addr=00,data=0001,addr=01,data=0014,addr=02,data=20c0,addr=04,data=0a10,其他的并未配置
,
Kailyn Chen：
初始化以及上电时序是满足datasheet中10.4 Initialization Set Up以及Figure107的上电时序吗。可以用示波器测量下时序。
合理的上电时序是寄存器正确读写的基础。
,
li feng：
我测试过spi寄存器读写，是正常的，是否正确的图像如下所示，前3个dclk为数据1，然后3个dclk数据为0，使用dclk时钟串行转并行值为12‘b1111_1100_0000?
,
Kailyn Chen：
不是，应该为14'b11111110000000.
