TI中文支持网Part Number:DS90UB948-Q1
Kailyn Chen：
您好，我将这个问题转给我同事，他会帮您升级到美国工程师那里，由资深工程师给您解答。
,
Cherry Zhou：
您好，
原理图上看起来没有问题。 看起来像是针对 STP 5Mbps 反向通道双 OLDI 输出进行了设置。
还需要您重现问题，工程师这边需要一个可以正常运行的寄存器转储和一个有问题的寄存器转储来着手帮助您debug。
,
KAKA：
目前问题还在复现中，另有一种场景，948芯片LVDS输入信号使用示波器测试有波形，芯片供电正常，PDB为高电平，但LOCK信号一直为低电平，能否从示波器抓取的输入信号波形解析出是否是因为时钟不稳定导致PLL 失锁？或者基于以上描述，除了输入时钟不稳定可能导致PLL失锁，还有哪些原因会导致PLL失锁呢？PLL UNLOCK状态是会既影响图像显示，又会影响透传的I2C通信吗？还是说LOCK/UNLOCK主要是基于视频信号的时钟稳定与否呀？
,
Cherry Zhou：
您好，
KAKA said:PLL UNLOCK状态是会既影响图像显示，又会影响透传的I2C通信吗？还是说LOCK/UNLOCK主要是基于视频信号的时钟稳定与否呀？
如果您遇到的问题是I2C问题，那么有可能与正向通道或反向通道相关。但是，您没有只属于正向通道问题的视频，默认情况下，您的锁定状态将检查活动视频，请参阅 DES 侧的寄存器0x34。
第一步，您可以尝试从941AS 运行 patgen 测试，来查看是否锁定了948。 然后您可以尝试不同的时序配置，以缩小问题来源的范围。
941AS 可以生成内部时序和 CLK，并可以进行不同的时序/时钟模式组合-这可以帮助排查问题是与时序有关还是与 CLK 有关，或者问题是来自输入侧(视频/时钟源)还是来自929本身。
1-Internal-所有内容都将在内部生成；HS、VS、DE、CLK 和Video(如果没有发现问题，则问题可能来自视频源)
2-Internal-w/ext clk为 HS、VS、DE 和视频在内部生成，但使用外部 PCLK (如果您在此模式下看到问题，这表明源存在外部 CLK 问题)
3 -External-是 HS、VS、DE 和 CLK 是在外部生成的(如果您在该模式下看到问题，这指来自源的外部 CLK/时序问题)
接下来，您需要选择计时源-根据上述3种模式选择计时，对于规格来说您可以选择显示屏所需的分辨率，或者定制您自己的分辨率。 您可以运行固定图形，也可以选择色条，或者如果您选择执行固定图形并启用滚动以浏览多个图形，从而选择所需的任何方法。 最后，您可以启用生成器开始发送 Patgen 与您已配置的设置。
