TMS320F28388D: CM和EtherCAT时钟配置

时钟问题，我使用TMS320F28388D芯片并使用了CM和EtherCAT功能。

官方例程中，CM和EtherCAT时钟配置如下：

将20MHz的晶振倍频后产生500MHz的时钟，然后分别4分频和5分频提供给CM和EtherCAT，使他们分别运行在125MHz和100MHz的主频下。

但是，我使用syscfg工具搭建了一个工程，想配置时钟时，发现我如果按照这个配置，会产生以下警告：

这个警告告诉我，500MHz太大了，最多支持400MHz。

那么请问：

1：例程使用500MHz安全吗，是否超出限制，会影响系统运行吗？

2：如果使用syscfg工具，是否只能降低CM核心主频到100MHz运行？

Yale Li：

1. 最高是400MHz，这里以datasheet为准：

zhcsjs3e_带连接管理器的 TMS320F2838x 实时微控制器 datasheet (Rev. E)第123页7.10.3.2.2.1 内部时钟频率

方便的话提供一下例程的具体路径以及代码的源文件，我和相关工程师确认一下；

2. CM是可以配置到125MHz，这个和上面并不冲突。

,

? ??：

1.所有相关Ecat和CM的例程，比如EtherCAT例程中的

CPU1 Allocate ECAT to CM Example

路径在\c2000ware\libraries\communications\Ethercat\f2838x\examples中：

该例程在main中初始化时钟时，将AUXPLLRAWCLK该时钟配置到了500MHz。

2.CM端配置到125MHz主频时，如果要保证Ecat的100MHz（毕竟内部给PHY的25MHz固定了4分频），还要AUXPLLRAWCLK不超过400MHz，那他们必然不能同时使用AUXPLLRAWCLK提供时钟，我看了设备的时钟树，发现也可以经SYSCLK的200Mhz引入EtherCAT，然后使ETHERCATCLK为200MHz，再2分频得到100MHz使用。同时CM端还是由AUXPLLRAWCLK提供125MHz时钟，这样是否可行？如果可行我是否需要进行更改。

,

Yale Li：

我去咨询一下相关的工程师。

,

Yale Li：

请关注这个链接：

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1260898/tms320f28388d-a-clock-conflict-between-demo-and-datasheet-when-using-cm-and-ethercat

,

? ??：

好的，我看到这个帖子的回复了，这应该是官方例程的bug，我把本地的程序修改成了EtherCAT模块选择SYSCLK时钟源的配置，同时让RAWCLK保持125MHz给CM提供，测试是可以的。

,

Yale Li：

? ?? said:这应该是官方例程的bug，

这个我们再等一下他的回复；

? ?? said:我把本地的程序修改成了EtherCAT模块选择SYSCLK时钟源的配置，同时让RAWCLK保持125MHz给CM提供，测试是可以的。

好的。这个就是按照他的建议配置的是吧？