TPS25984—PG power up issue

（在验证TPS25984 Evaluation Module (EVM)时，发现pg信号有较长时间拉高）

关于对TPS25984的测试，

一，其中电压监测点分别为：

1. VDD_Pullup ：TP24
2. PG：TP20
3. VIN：TP5
4. VOUT：TP6

二，具体操作是：

在输出端不抽载，然后给VIN电压12V，在power up的过程中发现PG会有一个上冲（如“power up”图），详细波形（如“T1”图）以及展开放大波形（如“T1_1”图），

想要了解一下对于T1过程中，PG出现如此长时间平台的原因是什么？以及T2过程的原因？

Johnsin Tao：

Hi

     测试一下GND上是否有较大noise？

     datasheet上有提供Powergood波形，这个波形一般是评估板测试出来的，所以不应该出现问题的。

    

,

June：

想问一下您focus 到noise的原因是什么？

另外，在PG信号最开始的阶段，电压上升的slew rate 是完全follow上拉VDD_Pullup的，之后钳位在一个电压近0.6ms的时间，不再follow上拉VDD_Pullup。最后PG进入open drain 动作，MOS打开电压拉到零。了想要了解的也是为什么会出现这个平台，根据EVM线路，外部连接到IC PG pin的线路看不到什么debug方向，是否考虑IC内部？

,

Johnsin Tao：

HI

    首先需要说明的是这是一个异常的波形，如上面提到，datasheet里面有正常的PG波形。

    而你的测试来自评估板，所以电路板子都是没有问题的。

    现在怀疑的是连线，是否有较大的noise导致芯片启动瞬间存在异常。