TI中文支持网Part Number:ADS1278-HTOther Parts Discussed in Thread: ADS1278
尊敬的TI大神们：
请教一个问题 ，目前我在调试ADS1278-HT这款ADC芯片，遇到一个问题，采用TDM Dynamic Position Data模式获取数据发现数据不正确，还请大神指点！
下图是硬件连接图，CLK引脚接单片机PWM引脚，单片机发出25khz的方波（见下图），MODE0接GND，MODE1接10K上拉到3.3V，PWDN1~4接10K上拉到3.3V,只启用了1`4通道。
目前通道1 2悬空，通道3接差分的电压信号，幅值1.0V左右，共模电压1.65V，通道4的负端接电路板的GND，正接1.8V（为了测试）。
下图是STM8AF单片机的SPI获取数据驱动
程序监测ADS1278_DRDY管脚的变化，为低时说明ADS1278完成了一次转换，这时调用ADS1278_SpiInOut去获取数据，由于只启用了1—4个通道，所以12个字节就够用了，程序在下图位置设置断点监测，发现获取到的数据变化没有规则，不知道是哪里设置的不对吗？还望指点，不胜感激！！！
Cherry Zhou：
您好，您的问题我们升级到英文论坛看下，有答复尽快给您。
,
Cherry Zhou：
以下几点您可以注意下：
1. 最低 CLK 频率为100kHz。 请将 CLK 频率提高至至少100kHz。
2. 我们无法从提供的数据中得知，但 CLK 频率必须是连续的。 如果 CLK 在运行期间停止，那么需要置位/SYNC 引脚以正确复位器件。
3. SCLK 频率不能大于 CLK 频率。 假设 CLK 增加到100kHz，那么在这里SCLK 的最大频率将为100kHz。 如果 SCLK 频率小于 CLK 频率，则不会从提供的信息中清除它。
4. 上电后，所有电源电压均处于建议的工作条件内，应将/SYNC 引脚置为有效以正确复位器件。
此外还请分享下/DRDY、SCLK 和 DOUT1引脚的示波器或逻辑的截图，与datasheet中的图76类似，来确认时序正确。
,
user5860766：
您好，十分感谢您的回复，按照您提出的要求我更改了一下，获取的数据还是跳动，具体情况如下
1、CLK频率提高到了180khz，该信号为单片机PWM硬件发出的脉冲信号，为持续连续的信号，具体见下图
2、SCLK频率大概为90khz，为1/2clk频率，具体见下图
3、/SYNC引脚在初始化时拉低1s，之后拉高保持不变
4、DOUT1和/DRDY信号如下
5、通过串口助手获取转换后的数据如下图
参考电压我加的2.5V，1278第4路我直接加的2V电压，转换结果取高两位计算的话0x6686/0X7FFF*2.5v=2.0024V，说明转换的有时正确，但仍然出线了上图中红色区域的乱码数据，不知如何解决稳定性问题？
,
Cherry Zhou：
我们跟进给工程师看下。
,
Cherry Zhou：
可能是时序问题，即在下一个转换数据准备就绪之前，数据不会从器件计时。
根据SCLK 波形和90kHz SCLK 频率，为了传输12个字节，需要大约1.2ms。 代码会增加另外2ms 的延迟，总时间为3.2ms。 根据/DRDY 频率，您的总转换时间约为2.844ms。 建议将附加延迟减少到总计1ms (2x 0.5ms)。 这应留有足够的时序裕度。
请您在4个数据速率周期(6ms)内同时捕获/DRDY 和 SCLK，来确认在下一个/DRDY (高电平至低电平)之前读取12字节数据。
,
user5860766：
感谢您的回复，应该是时序问题，我的项目不要求那么高的采样速度，我在需要获取数据时开启ADS1278,采集完成后关闭ADS1278,目前问题已经解决了，十分感谢
