SN74AVC4T245: /OE控制引脚

Hi ti team,

   在 SN74AVC4T245x的VCCA和VCCB上电过程中，确保/OE脚为拉高，直到VCCA和VCCB稳定后再控制/OE为低电平。此方法可以确保上电过程中A和B port都是断开。

   这样可以解决“power Glitch”吗？

Kailyn Chen：

您好，OE和方向控制电路DIR都是参考的VCCA，所以当VCCA供电或者方向控制电路实现时，会导致glitch现象发生。

所以上电时，最好是先将OE拉高，保证上电过程中输出高阻，等电压起来稳定之后再将OE拉低。

但可能不能完全抑制power glitch现象。

我建议如果您是在新设计选型的话，可以考虑SN74LXC8T245或者4通道的SN74AXC4T245来替换，内部都集成power up glitch free抑制电路。

https://www.ti.com/lit/ds/symlink/sn74axc4t245.pdf

https://www.ti.com/lit/ds/symlink/sn74lxc8t245.pdf

另外可以参考Glitch Free Power Sequencing With AXC Level Translators这篇应用手册，从它的内部架构分析时如何对glitch进行抑制作用的。

https://www.ti.com/lit/an/scea058a/scea058a.pdf