TI中文支持网Part Number:SN74AXC8T245
Hi Expert,
We want to connect two 3.3V MACs without going through PHY IC. We are planning to have a 1000Mbit/s connection via these RGMII interfaces.
We want to use SN74AXC8T245 as a buffer between the two MAC.
Is the timing (delay) of the SN74AXC8T245 with in the specs for a RGMII Bus？
Is the propagation delay consistent for each channel？
Thanks.
Kailyn Chen：
您好，我们可以直接用中文沟通。
首先您需要1000Mbps 的速率，SN74AXC8T245支持不了这么高的速率呢。
另外，关于通道与通道之间的传输延迟是否一致，其实是通道与通道之间的skew问题，基本上每个buffer或者其他逻辑器件都没有给出这个参数，抱歉这个是不确定的，但是我们能保证的就是每个通道的传输延迟都满足数据手册上给出的范围。
,
Yichun Liang：
您好，我上面表达不太清楚，我们只需要满足125MHz时钟的标准速率。
我在TI的应用手册上看到SN74AXC8T245在25℃、标准负载下1.65V至3.3V电平转换时的通道间skew波形图。
https://www.ti.com/lit/an/scea065b/scea065b.pdf?ts=1679380660318
请问TI是否能验证3.3V至3.3V时的通道间skew的范围，能否满足RGMII标准（±500ps）？
,
Kailyn Chen：
您好125Mhz的频率是可以的。
那对于通道与通道之间的skew问题，我查了下资料，抱歉我们没有针对SN74AXC8T245在buffer条件下的skew测试结果可以参考。事实上，逻辑器件的数据手册也都没有给出这个参数，但是我们保证在任何一个温度下，任何通道输出之间的典型skew都是≤1ns。而在所有温度下的差异高达~3ns左右。（注意skew与skew之间的测试，输入之间没有skew保证同时输入，输出在同一个负载条件下）
SN74AXC8T245应该是RGMII应用最适合的器件，并且AXC系列也是逻辑器件较新的产品，内部集成了glitch free电路，我的建议是您可以实际再验证下skew，看是否满足您的实际需求。
以下是基于各种工艺的典型最大skew的预期结果。
– TTL = 800ps – Bicmos = 500ps – CMOS is 250ps
我们不保证器件与器件之间的skew，但是如果它们来自同一批次，但通常也应将器件间偏差限制为1ns内。
参考这篇关于通道间skew的FAQ：
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/853603/faq-what-is-the-difference-in-timing-between-gates-in-the-same-device-how-much-skew-is-expected-within-a-given-logic-device-what-is-the-part-to-part-skew
