TI中文支持网Part Number:DS125BR800
尊敬的TI工程师您好：
现将我的问题描述如下：
情况说明：
1.芯片型号：DS125BR800；
2.使用xilinx的FPGA-XC7V690T，使用vivado软件中的ibert做误码率测试，使用PRBS31编码，数据速率5Gbps；使用Aurora 64/66编码，做误码率测试，数据率5bps；
3.硬件：3块电路板，其中2块子板1块背板，子板插在背板上，子板A与子板B互相通讯，子板上的高速数据线上都有DS125BR800；
4.信号流向：子板A的FPGA发送到板DS125BR800，800输出信号经过连接器到背板，信号离开背板，经过连接器进入子板B的DS125BR800，800输出信号至子板B的FPGA；子板B至子板A的高速数据信号流向与上面描述相反；
5.FPGA与DS125BR800间距＜5inch，子板A的DS125BR800与子板B的DS125BR800间距＜20inch；
6.MODE接“1”，对应10G-KR协议；＜5inch的EQ0，EQ1接“00”，DE0，DE1接“00”，＜20inch的EQ0，EQ1接“10”，DE0，DE1接“11”；SDTH接“F”；
现象说明：
1）5Gbps下，ibert的PRBS31和Aurora 64/66两种测试模式下，子板B都没有误码，子板A有误码，但子板A上的DS125BR800输出到FPGA处的信号眼图还可以，DS125BR800接收端眼图也可以，从眼图来看不应该有无码；
2)3.125Gbps下，ibert的PRBS31测试模式下，子板A与子板B接收都没有误码；
3)6.25Gbps下，ibert的PRBS7测试模式下，子板A与子板B接收都没有误码；
4）将其中1块子板中的DS125BR800摘除，高速链路上只保留接收子板处的DS125BR800，5Gbps下ibert的PRBS31下测试，子板A/B都没有误码；
问题：
1）SDTH具体含义是什么？如何理解assert level和de-assert level?
2）DS125BR800是否适用于xilinx的ibert的PRBS31？是否适用于Aurora 64/66编码？手册中罗列出的协议中只有10G-KR是64/66编码，这个编码方式与Aurora 64/66相同么？如果不同，DS125BR800是否不支持Aurora 64/66编码？
3）1个高速数据链路中是否只能有1片DS125BR800？我们的设计中，1个链路上有2片DS125BR800，感觉会对信号产生不好的影响。
以上就是我目前遇到的问题，非常迫切的希望得到您们的技术支持，谢谢，祝好！
Kailyn Chen：
Meng Cao 说：1）SDTH具体含义是什么？如何理解assert level和de-assert level?
SD_TH控制信号阈值电平检测。通过配置SD_TH的高低电平，来配置信号幅值的阈值。
Assert level指的是信号达到这个电平之后有效。 举个例子，比如PWDN引脚代表的是器件进入低功耗模式，高有效。也就是说当PWDN＝H，即为assert level，电平有效，使得器件能进入低功耗状态，反之，PWDN=L时，de-assert level，器件不能进入低功耗模式，为正常操作模式。
所以通过SD_TH来配置信号有效幅值。
Meng Cao 说：DS125BR800是否适用于xilinx的ibert的PRBS31？是否适用于Aurora 64/66编码？手册中罗列出的协议中只有10G-KR是64/66编码，这个编码方式与Aurora 64/66相同么？如果不同，DS125BR800是否不支持Aurora 64/66编码？
关于编码方式，我这边需要进一步查一下资料。 通常数据手册中给出的支持编码方式是支持的，如果没有给出应该就是不支持的。
Meng Cao 说： 3）1个高速数据链路中是否只能有1片DS125BR800？我们的设计中，1个链路上有2片DS125BR800，感觉会对信号产生不好的影响。
您好，一条链路上建议是只加一片中继器，因为链路上针对多个device 不好对中继器进行调节。
我帮您再确认这个应用。有回复的话我会通知给您。
,
Kailyn Chen：
您好，关于编码方式，DS125BR800是可以对Aurora 64/66b 进行编码的，只是需要注意数据需要直流平衡。 10G系统应用中，PHY 通常会在64/66B 编码之前对数据进行扰频、以实现直流平衡。FPGA可能会执行类似的操作。
是否可以附上包含插入损耗估算和 DS125BR800配置的方框图？FGPA 是否能够进行眼图测量？如果是、是否可以提供针对测试的不同数据速率下的眼图？
