TI中文支持网Part Number:LMK00725
Hi：
请教一个问题，当LMK00725的输入为LVPECL电平时，由于芯片输入管脚内部存在51KOhm上下拉，那在芯片外部是否还需要增加上下拉偏置电阻呢？
我目前参考的是手册中的典型应用电路（Datasheet Figure19）进行设计的，100R端接，前端LVPECL输出180R下拉，如下图1，没有预留上下拉偏置电阻。
但检查手册中的Figure11与Figure12，如下图，输入的接法和上图Figure19是不一致的，搞得我有点混乱。。。
确认下手册中这三张图对应的三种接法模式是否都可以工作呢？
请帮忙解答下，感谢！
Kailyn Chen：
您好，首先FIGURE19中红色您圈出来的部分，180ohm下拉是为了给直流提供一个回流路径，通常AC耦合的话，需要在driver的输出端下拉电阻到地，也就是像右边Q输出端和10GE PHY的连接方法。
FIGURE11中在接收端加上下拉电阻提供偏置是常用的建立偏置电压的方法，通常也是用于AC耦合，driver和receiver端共模电压不一致，需要在靠近接收端重新建立。但是这里上下拉阻值好像写反了，LVPECL的共模电压是2V，因此84ohm和125ohm电子需要换一下，V=｛84/（84+125）｝*3.3=2V。
下面FIGURE12的图在接收端下拉50ohm相当于给定一定的负载，由于driver和receiver都是LVPECL电平，所以可以直接DC耦合。
这三种应该都是可行的，您在电路设计时可以参考FIGURE19的电路，它给出了具体和clock gen还是输出端和PHY接的方法。
,
YYF：
恩 我等实际回板后再调下
感谢答疑！！！
,
Kailyn Chen：
不客气，那我暂时就把这个问题关闭了，后续在调板子的时候有任何问题，可直接在这里跟进。
