LMK5B12204: DPLL无法锁定

TI的工程师们

      我在使用LMK5B12204对来自PREF的25MHz的时钟进行相位同步，并从CH3输出同步后的的25MHz时钟，PREF从另一块LMK5B12204上产生。并由SN65MLVD203B进行MLVDS的网络传输。SREF由本地晶振产生。

在调试中发现LMK5B会自动跟踪SREF，如果我关掉SREF强制让其跟踪PREF，则DPLL失锁。

我的TICS PRO 配置在附件中。lmk5b12204_dpll.tcs

请问我的TICS PRO配置是否有问题，或者整个方案可能出现问题的地方。谢谢

Amy Luo：

您好，

为更加有效地解决您的问题，我需要多一些时间查看这款芯片，稍后会为您解答。

,

Amy Luo：

您好，建议您用示波器测量下PREF时钟是否满足下面参数要求，也查看下PREF时钟的信号质量是怎样的？

,

Huan Zhang：

您好，信号是满足SIGNAL-ENDED的VPP要求，信号质量没有检测。提一个问题，如果REF的jitter比较大的话，是不是无法锁定。

,

Amy Luo：

是的，会影响PLL的锁定，因为jitter太大的话，影响鉴相器频率和相位的检测。